JPS63263821A - Apparatus and method of reducing noise of electronic apparatus - Google Patents
Apparatus and method of reducing noise of electronic apparatusInfo
- Publication number
- JPS63263821A JPS63263821A JP63015686A JP1568688A JPS63263821A JP S63263821 A JPS63263821 A JP S63263821A JP 63015686 A JP63015686 A JP 63015686A JP 1568688 A JP1568688 A JP 1568688A JP S63263821 A JPS63263821 A JP S63263821A
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- mos transistor
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000001052 transient effect Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
木光明は電子装置のノイズを減少する方法および装置に
関するものであり、更に詳しくいえば、集積回路に使用
される出力ドライバのスイッチング中に発生される過渡
ノイズを減少する方法および装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) Kokumei relates to a method and apparatus for reducing noise in electronic devices, more particularly noise generated during switching of output drivers used in integrated circuits. The present invention relates to a method and apparatus for reducing transient noise.
多くの電子装置においては、過渡ノイズの発生は正常な
動作の望ましくない結果である。ある動作条件の下にお
いては低レベルの過渡ノイズは許容できるが、高いレベ
ルの過渡ノイズが生ずると電子装置の出力が役に立たな
くなったり、電子装置の最大動作条件を一時的に超えさ
せるような結果となることがある。そして終局的には電
子装置およびそのような電子装置を用いている装置が破
rjIIされたりすることにもなる。In many electronic devices, the generation of transient noise is an undesirable result of normal operation. Although low levels of transient noise are acceptable under certain operating conditions, high levels of transient noise can render the output of an electronic device useless or cause the maximum operating conditions of the electronic device to be temporarily exceeded. It may happen. Eventually, electronic devices and devices using such electronic devices may be damaged.
第1図は従来の集積回路に用いられる出力ドライバ10
の一例を示す。この出力ドライバ10は集積回路(図示
せず)のロジックから受けた入力電圧v1Nにより駆動
され、外部の電子装置を駆動するために用いられる出力
電圧■。、1を生ずる。Figure 1 shows an output driver 10 used in a conventional integrated circuit.
An example is shown below. This output driver 10 is driven by an input voltage v1N received from the logic of an integrated circuit (not shown) and provides an output voltage V1N used to drive an external electronic device. , yields 1.
出力ドライバ10は第1のスイッチ14と、第2のスイ
ッチ16と、電子装置へ接続される任意の内部インダク
タンスと任意の外部インダクタンスを表すインダクタン
ス12とを含む。Output driver 10 includes a first switch 14, a second switch 16, and an inductance 12 representing any internal inductance and any external inductance connected to the electronic device.
出力ドライバ10の起動前は、第1のスイッチ14は閉
じられ、第2のスイッチ16は開かれる。Before starting the output driver 10, the first switch 14 is closed and the second switch 16 is opened.
電源電圧■DDが第1のスイッチ14を介して負荷電量
18へ与えられて、負荷容量18を十分に充電して、出
力ドライバ10の出力電圧■。Ulを電源電圧■。Dに
等しく維持する。集積回路のパッケージインダクタンス
12は開かれている第2のスイッチ16によりN源電圧
■DDと負荷容量18から電気的に分離される。したガ
って、第2図に承りように、パッケージインダクタンス
2を流れる電流は最初は零である。同様に、出力ドライ
バ10の起動前はパッケージインダクタンスの端子間電
圧も最低である。The power supply voltage ■DD is applied to the load capacitance 18 through the first switch 14, and the load capacitance 18 is sufficiently charged, so that the output voltage ■ of the output driver 10 is increased. UL is the power supply voltage ■. Keep it equal to D. The package inductance 12 of the integrated circuit is electrically isolated from the N source voltage DD and the load capacitance 18 by the second switch 16 which is open. Therefore, as shown in FIG. 2, the current flowing through the package inductance 2 is initially zero. Similarly, before the output driver 10 is activated, the voltage between the terminals of the package inductance is also the lowest.
11.1刻零(1,)と呼ぶことができる時刻に、起動
入力電圧■1−集積回路のロジックから受けられる。そ
れに応答してff1lのスイッチ14は開き、第2のス
イッチ16は閉じる。そうすると、十分に充電された負
荷電ff118は非常に急速に放電を開始して、電流I
6をパッケージインダクタンス12に供給する。したが
って、パッケージインダクタンス12を流れる電流■。11.1 At a time which can be referred to as time zero (1,), the start-up input voltage ■1- is received from the logic of the integrated circuit. In response, the ff1l switch 14 opens and the second switch 16 closes. Then, the sufficiently charged load voltage ff118 starts discharging very rapidly, and the current I
6 is supplied to the package inductance 12. Therefore, the current flowing through the package inductance 12 is ■.
のレベルは、第2図に示すように、時刻t においてス
テップ関数として増大する。同様に、第3図に示すよう
に、負荷容量18が放電するにつれて出力電圧V。ol
は減少し始める。The level of t increases as a step function at time t, as shown in FIG. Similarly, as shown in FIG. 3, as the load capacitance 18 discharges, the output voltage V. ol
starts to decrease.
第4図はパッケージインダクタンス12を流れる電流I
Gの変化の、様子を示す。時刻t。に起る電流l の階
段状変化のために、電流■。の変化率でスパイク19が
生ずる。過渡ノイズはパフケージインダクタンス12を
流れる電流I6の変化率に比例するから、スパイク19
が生ずると晶レベルの過渡ノイズが生ずるから望ましく
ない。Figure 4 shows the current I flowing through the package inductance 12.
This shows how G changes. Time t. Due to the stepwise change in current l that occurs at , the current ■. Spikes 19 occur at a rate of change of . Since the transient noise is proportional to the rate of change of the current I6 flowing through the puff cage inductance 12, the spike 19
If this occurs, transient noise at crystal level will occur, which is undesirable.
過渡ノイズは他のいくつかの原因からも発生される。た
とえば、第2のスイッチ16が閉じ始めると、パッケー
ジインダクタンス12を流れる負荷電流I、が存在する
ことがある。また、第1のスイッチ14と第2のスイッ
チ16のスイッチング中のある時点て両方のスイッチが
同時に閉じられたとづると、クロスオーバー電流が電源
からパッケージインダクタンス12を流れることがあり
、それによっても過渡ノイズが発生される。Transient noise can also be generated from several other sources. For example, when the second switch 16 begins to close, there may be a load current, I, flowing through the package inductance 12. Additionally, if at some point during the switching of the first switch 14 and the second switch 16 both switches are closed simultaneously, a crossover current may flow from the power supply through the package inductance 12, causing a transient Noise is generated.
近年、従来のドライバと同じ時間間隔内で負荷容量18
のより高いレベルまで駆動する方法および装置が求めら
れている。しかし、従来の容量値が放電するのと同じ時
間内により大きい値の負荷容量18が放電されると、パ
ッケージインダクタンス12を流れる電流の変化率がよ
り高くなる。In recent years, load capacity 18% within the same time interval as traditional drivers
What is needed is a method and apparatus for driving to higher levels of. However, if the larger value of load capacitance 18 is discharged within the same time period that the conventional capacitance value is discharged, the rate of change of current through package inductance 12 will be higher.
その結果、より高いレベルの過渡ノイズが発生される。As a result, higher levels of transient noise are generated.
同様に、積分のレベルが几くなり、指定された容量を駆
IJJ するために用いられる出力ドライバの数が増加
でると、より高いレベルの過渡ノイズが発生される。Similarly, as the level of integration becomes sharper and the number of output drivers used to drive a given capacitance increases, higher levels of transient noise will be generated.
また、負荷容ffi放電の時間を短縮する方法と装置も
求められている。放電時間が短くなるとパッケージイン
ダクタンスを流れる電流の変化率が高くなり、それによ
り、発生される過渡スイッチングノイズのレベルも高く
なる。There is also a need for a method and apparatus for reducing the time for load capacity ffi discharge. A shorter discharge time increases the rate of change of current through the package inductance, thereby increasing the level of transient switching noise generated.
過渡ノイズを減少するために、ある従来の出力ドライバ
は負荷容量とパッケージインダクタンスの間に接続され
る一連の抵抗を含む。しかし、そうするとスイッチング
動作に関連する遅延時間が長くなり、定常負荷電流IL
の結果として生じる出力電圧が上界または低下する。他
の従来の出力ドライバは出力ドライバの入力端子と前段
の論]11!素子の間に抵抗素子を含む。しかし、これ
には出力ドライバのターンオン時間が長くなって、出力
ドライバが妥当な出力波形を生ずる回数を減少させると
いう欠点がある。To reduce transient noise, some conventional output drivers include a series of resistors connected between the load capacitance and the package inductance. However, this increases the delay time associated with the switching operation and increases the steady-state load current IL.
The resulting output voltage is upper bounded or lowered. Other conventional output drivers are the input terminal of the output driver and the previous stage theory] 11! A resistance element is included between the elements. However, this has the disadvantage of increasing the turn-on time of the output driver, reducing the number of times the output driver produces a valid output waveform.
(課題を解決するだめの手段)
本発明は、集積回路その他の電子装置の出力ドライバの
スイッチング中に光生される過渡ノイズを減少し、スイ
ッチング時間を対応して長くすることなしにより大きい
負荷を駆動できるようにする方法および装置を提供する
bのである。過渡ノイズは、集積回路のパッケージイン
ダクタンスを流れる電流の変化率の直接関数であること
が観察されている。本発明は、パッケージインダクタン
スを流れる電流のレベルをバイアスして、時間的にほぼ
傾斜した形の関数をとらせることによりその電流変化率
を最低にするものである。したがって、傾斜形関数の変
化率(時間微分)はほぼ一定であって、発生される過渡
ノイズのレベルを最低にする。更に傾斜、電流の適正な
値を選択することにより、出力ドライバに付加遅延時間
が加えられない。パッケージインダクタンスを流れる電
流をバイアスして、ほぼ傾斜形関数をとらせる回路も開
示する。SUMMARY OF THE INVENTION The present invention reduces optically generated noise transients during switching of output drivers of integrated circuits and other electronic devices to drive larger loads without a corresponding increase in switching time. b. provides a method and apparatus for making it possible. It has been observed that transient noise is a direct function of the rate of change of current through the package inductance of an integrated circuit. The present invention minimizes the rate of change of current by biasing the level of current flowing through the package inductance so that it assumes a substantially ramped function in time. Therefore, the rate of change (time derivative) of the ramp function is approximately constant, minimizing the level of transient noise generated. Furthermore, by selecting proper values of slope and current, no additional delay time is added to the output driver. A circuit is also disclosed that biases the current through the package inductance to approximately assume a ramp-shaped function.
本発明は、大電流装置を駆動覆るために用いられるあら
ゆる電子装置に応用できる。しかし、以゛トに行なう本
発明の好適な実施例の説明においては、出力ドライバに
おける過渡アースノイズの減少に関して本発明を説明す
ることにする。The present invention is applicable to any electronic device used to drive high current devices. However, in the following description of the preferred embodiment of the invention, the invention will be described in terms of reducing transient ground noise in the output driver.
〔実施@] 以下、図面を参照して本発明の詳細な説明する。〔implementation@] Hereinafter, the present invention will be described in detail with reference to the drawings.
第5図に示されている餞も基本的な実施例においては、
本発明の出力ドライバ20は相互コンダクタンス装置2
1を含む。この相互コンダクタンス装置は出力ドライバ
20の出力端子23とパッケージインダクタンス22の
間に接続される。パッケージインダクタンス22は、出
力ドライバに接続されている任意の内部インダクタンス
または外部インダクタンスを表すものであるが、ここで
は説明のために内部インダクタンスとする。電源電圧v
DDは第1のスイッチ24を介して出力ドライバ20の
出力端子23へも電気的に接続される。In the basic embodiment of the bell shown in FIG.
The output driver 20 of the present invention is a transconductance device 2
Contains 1. This transconductance device is connected between the output terminal 23 of the output driver 20 and the package inductance 22. Although the package inductance 22 represents any internal inductance or external inductance connected to the output driver, for purposes of explanation, it is assumed to be an internal inductance. Power supply voltage v
DD is also electrically connected to the output terminal 23 of the output driver 20 via the first switch 24 .
第2のスイッチ26は相互コンダクタンス装置21と負
荷抵抗29の間と、相互コンダクタンス装置fi21と
駆eされている電気装置の容量を表す接地されている負
荷容量28の間に接続される。A second switch 26 is connected between the transconductance device 21 and a load resistor 29 and between the transconductance device fi21 and a grounded load capacitor 28 representing the capacitance of the electrical device being driven.
出力ドライバ20は最初は第1図の出力ドライバ10と
類似のようにして動作する。出力ドライバ20の起動前
には第1のスイッチ24は閉じられ、第2のスイッチ2
6は開かれる。電源電圧VDDは閉じられている第1の
スイッチ24を介して負荷電気装置へ加えられて負荷容
量2Bを充電する。時刻t。において回路(図示せず)
のロジックからの入力電圧信号■l−出力ドライバ20
に受けられると、第1のスイッチ24は開き、第2のス
イッチ26は閉じる。したがって、負荷容量28は電流
■1を閉じられた第2のスイッチ26を通じて放電し始
める。その電流11は最初は負荷容ff12Bが放電す
るために増大する。Output driver 20 initially operates in a manner similar to output driver 10 of FIG. Before starting the output driver 20, the first switch 24 is closed and the second switch 2 is closed.
6 will be opened. The supply voltage VDD is applied to the load electrical device via the closed first switch 24 to charge the load capacitance 2B. Time t. circuit (not shown)
Input voltage signal from the logic of ■l-output driver 20
When received, the first switch 24 opens and the second switch 26 closes. Therefore, the load capacitor 28 begins discharging the current 1 through the closed second switch 26. The current 11 initially increases because the load capacitor ff12B is discharged.
本発明の相互コンダクタンス装置21は負荷容量28か
ら放電される電流l を電流■ ′にバイアスする。こ
の電流は、第6図に示すように、時間的に直線的に増大
する傾斜形関数を最初に有する。出力ドライバ20の起
動中に電流1 ′をステップ関数ではなくてIll斜形
関数として動作するようにバイアスすることにより、パ
ッケージインダクタンス22を流れる電流■、の変化率
(時間微分)は、第7図示すように、ある時間の間はほ
ぼ一定である。そのために、出力ドライバ20の起動に
関連し、パッケージインダクタンス22を流れる電流の
変化率の過渡スイッチングノイズは減少する。The transconductance device 21 of the present invention biases the current 1 discharged from the load capacitor 28 to the current 2'. This current initially has a ramp-shaped function that increases linearly in time, as shown in FIG. By biasing the current 1' during startup of the output driver 20 so that it behaves as an Ill oblique function rather than a step function, the rate of change (time derivative) of the current 2 flowing through the package inductance 22 is as shown in FIG. As shown, it is approximately constant over a certain period of time. Therefore, transient switching noise in the rate of change of current through package inductance 22 associated with the activation of output driver 20 is reduced.
第8図は本発明の出力ドライバ20のより詳しい回路図
を示す。第8図において、第5図の相互コンダクタンス
装置21の代りに、電流11をバイアスして傾斜形関数
をとらせる特殊な回路が用いられている。とくに、相互
コンダクタンス装置21の代りに相互コンダクタンス素
子32と、定電流源34と、第3のスイッチ36と、相
互コンダクタンス素子32と、設けることができる統合
された容量または別々の容量との少くとも一方とのゲー
ト容量を示すコンデンサ38とが用いられている。相互
コンダクタンス素子32は第3の端子44における電圧
の形を’Fi′rJる出力電流を供給するように偶成さ
れる。相互コンダクタンス素子32の第1の端一740
が出力ドライバ20の出力端子23へ電気的に接続され
、相互コンダクタンス素子32の第2の端子42が集積
回路のパッケージインダクタンス22へ接続される。出
力ドライバ20の起動前は第1のスイッチ24は閉じら
れて電源電圧■。、を負荷容量28へ接続してそれを充
電する。第3のスイッチ36が閉じられて定電流源34
からの定電流11を装置のインダクタンス22を通じて
流せるようにする。コンデンサ38の両方の端子へ与え
られている電圧は等しいから、コンデンサ38は不変で
あって、第3の端子44へ加えられる電圧は零である。FIG. 8 shows a more detailed circuit diagram of the output driver 20 of the present invention. In FIG. 8, the transconductance device 21 of FIG. 5 is replaced by a special circuit that biases the current 11 to assume a ramp function. In particular, at least a transconductance element 32 instead of the transconductance device 21, a constant current source 34, a third switch 36, a transconductance element 32 and an integrated or separate capacitance that may be provided. A capacitor 38 is used that exhibits a gate capacitance with respect to one of the two. The transconductance element 32 is coupled to provide an output current that follows the form of the voltage at the third terminal 44. First end 740 of transconductance element 32
is electrically connected to the output terminal 23 of the output driver 20, and a second terminal 42 of the transconductance element 32 is connected to the package inductance 22 of the integrated circuit. Before starting the output driver 20, the first switch 24 is closed and the power supply voltage ■ is applied. , to the load capacitor 28 to charge it. The third switch 36 is closed and the constant current source 34
A constant current 11 from the device is allowed to flow through the inductance 22 of the device. Since the voltages applied to both terminals of capacitor 38 are equal, capacitor 38 remains unchanged and the voltage applied to third terminal 44 is zero.
出力ドライバ20の起動中は入力電圧■1Ntfi菜積
回路(図示せず)のロジックから受けられる。During startup of the output driver 20, an input voltage of 1Ntfi is received from the logic of the output circuit (not shown).
それに応じて第1のスイッチ24が開き、電源電圧■D
Dを負荷容量28から電気的に分離する。第3のスイッ
チ36が開かれ、定電流源34からの定電流!1がコン
デンサ38の充電を開始して、直線的に増大する傾斜形
電圧が相互コンダクタンス集子32の第3の端子44へ
加えられる。In response, the first switch 24 opens and the power supply voltage ■D
D is electrically isolated from the load capacitance 28. The third switch 36 is opened and the constant current from the constant current source 34! 1 begins charging capacitor 38 and a linearly increasing ramped voltage is applied to third terminal 44 of transconductance collector 32 .
先に述べたように、相互コンダクタンス九子32は第3
の端子44における電圧の形を有する出力電流を生ずる
ように構成される。したがって、その第3の端子44へ
加えられた電圧は直線的に増大する形であるから、本発
明の相互コンダクタンス素子32は直線的に増大覆る電
流出力を第2の端子42を通じて出力する。出力電流!
。の最大振幅は、入力電流!1の最大振幅に、適切な相
互コンダクタンス素子32を選択することにより予め選
択できる相互コンダクタンスパラメータKc (単位電
圧当りの電流の次元を有する)を乗じたものに等しい。As mentioned earlier, the mutual conductance nine 32 is the third
is configured to produce an output current having the form of a voltage at terminal 44 of . Thus, since the voltage applied to its third terminal 44 is linearly increasing, the transconductance element 32 of the present invention outputs a linearly increasing current output through its second terminal 42. Output current!
. The maximum amplitude of is the input current! 1 multiplied by the transconductance parameter Kc (having dimensions of current per unit voltage), which can be preselected by selecting an appropriate transconductance element 32.
したがって、出力ドライバ20のスイッチング中は、直
線的に増大する電流16は一定の導関数を有し、それに
より、発生される過渡ノイズを最少にする。Thus, during switching of output driver 20, linearly increasing current 16 has a constant derivative, thereby minimizing transient noise generated.
第9図は、第8図の相互コンダクタンス素子32として
NチャネルMOSトランジスタ58が用いられる、本発
明の出力ドライバ20のより詳しい実施例を示す。また
、第8図の出力ドライバ20の第1のスイッチ24の代
りにPチャネルMOSトランジスタ54が用いられ、第
3のスイッチ36の代りにNチャネルMOSトランジス
タ56が用いられる。第2のスイッチ26の機能はトラ
ンジスタ58によっても行なわれる。FIG. 9 shows a more detailed embodiment of the output driver 20 of the present invention in which an N-channel MOS transistor 58 is used as the transconductance element 32 of FIG. Further, a P-channel MOS transistor 54 is used in place of the first switch 24 of the output driver 20 in FIG. 8, and an N-channel MOS transistor 56 is used in place of the third switch 36. The function of second switch 26 is also performed by transistor 58.
出力ドライバ20の起動前は、出力ドライバ20の入力
端子60における入力電圧信号■IN’は高い。したが
って、電源電圧と負荷容量28の間に接続されているP
チャネルトランジスタ54は導通状態になって、電源電
圧vDDが負荷容量28を充電できるようにする。Nチ
ャネルトランジスタ56も導通状態になって電源電圧■
DOとパッケージインダクタンス22を電気的に接続す
る。したがって、コンデンサの両方の端子は短絡される
からコンデンサ38は不変である。インバータ62は高
入力電圧信号v1Nを反転してから、その電圧をNfチ
ャネルトランジスタ58ゲートを加えて、そのNチャネ
ルトランジスタ56を非導通状態にづる。したがって、
パッケージインダクタンス22は負向容倒28から電気
的に分離される。Before the output driver 20 is activated, the input voltage signal ■IN' at the input terminal 60 of the output driver 20 is high. Therefore, P connected between the power supply voltage and the load capacitance 28
Channel transistor 54 becomes conductive, allowing power supply voltage vDD to charge load capacitance 28. The N-channel transistor 56 also becomes conductive and the power supply voltage ■
The DO and the package inductance 22 are electrically connected. Therefore, capacitor 38 remains unchanged since both terminals of the capacitor are shorted. Inverter 62 inverts the high input voltage signal v1N and then applies that voltage to the gate of Nf channel transistor 58, causing N channel transistor 56 to become nonconductive. therefore,
Package inductance 22 is electrically isolated from negative deflection 28.
入力電圧信号■1−低くなると出力ドライバ20は起動
させられる。そうするとNチャネルトランジスタ56が
非導通状態になって、定電流源34からの定電流がコン
デンサ38の充電を開始する。したがって、Nチャネル
トランジスタ58のゲートへ直線的に増大する電圧が加
えられる。When the input voltage signal ■1- becomes low, the output driver 20 is activated. Then, the N-channel transistor 56 becomes non-conductive, and the constant current from the constant current source 34 starts charging the capacitor 38. Therefore, a linearly increasing voltage is applied to the gate of N-channel transistor 58.
それと同時に、Pチャネルトランジスタ54が非導通状
態になって負荷容量28を電源電圧■DDから電気的に
分離する。したがって、負荷容量28に充電された電向
はNチャネルトランジスタ58を通じて敢電を開始する
。Nチャネルトランジスタ58は相互コンダクタンス素
子としてn能し、それの出力電流をバイアスして、それ
のゲートへ与えられた電圧と同じ時間的な関数をとらせ
、Nチャネルトランジスタ58のゲートへ加えられた霜
月は直線的に」け大する形のものであるから、Nチャネ
ルトランジスタ58は直線的に増大する電流I6をパッ
ケージインダクタンス22へ流し始める。したがって、
パッケージインダクタンス22を流れる電流■。の変化
率は時間に関して一定であって、出力ドライバの起動中
にスイッチングノイズのレベルを最低にする。At the same time, P-channel transistor 54 becomes non-conductive to electrically isolate load capacitance 28 from power supply voltage DD. Therefore, the current charged in the load capacitor 28 starts to be charged through the N-channel transistor 58. N-channel transistor 58 acts as a transconductance element, biasing its output current to have the same function of time as the voltage applied to its gate. Since the frost moon is of a linearly increasing type, N-channel transistor 58 begins to flow a linearly increasing current I6 into package inductance 22. therefore,
Current ■ flowing through package inductance 22. The rate of change of is constant with respect to time to minimize the level of switching noise during power-up of the output driver.
第9図に示すように、本発明の出力ドライバを更にいく
つか変更できる。第1に、出力ドライバ20の入力端子
と相互コンダクタンス素子として機能するNチャネルト
ランジスタ58のゲートの間にコンデンサ64を設ける
ことができる。コンデンサ60は電荷を送って相互コン
ダクタンス素子トランジスタ58のゲートをバイアスし
、入力電圧1NによりNチャネルトランジスタ58を起
動する直前のそのNチャネルトランジスタのしきい値よ
り少し低いゲート電圧をそのNチャネルトランジスタへ
加えるように態能する。したがって、Nチャネルトラン
ジスタ58を導通状態にするためには非常に小さい電圧
をそのNチャネルトランジスタのゲートに加えるだけで
よいから、入力電圧■1Nの状態が変化した時の出力ド
ライバ2oの応答時間が短縮される。As shown in FIG. 9, several further modifications can be made to the output driver of the present invention. First, a capacitor 64 can be provided between the input terminal of output driver 20 and the gate of N-channel transistor 58, which functions as a transconductance element. Capacitor 60 sends a charge to bias the gate of transconductance element transistor 58 to provide a gate voltage to the N-channel transistor just below the threshold of that N-channel transistor just before activating N-channel transistor 58 with an input voltage of 1N. I pretend to add it. Therefore, in order to make the N-channel transistor 58 conductive, it is only necessary to apply a very small voltage to the gate of the N-channel transistor, so the response time of the output driver 2o when the state of the input voltage 1N changes is be shortened.
出力ドライバ20は、第8図に示8れている定電流源3
4を第9図に示ずように別の電流源に置き換えることに
より、更に変更できる。MOSトランジスタ58を相互
コンダクタンス素子として使用すると、相互コンダクタ
ンス素子の相互コンダクタンスパラメータK。が温度上
背とともに減少して、端子42を流れる傾斜形電流の傾
斜を低くしてスイッチングのU延時間を長くする。第9
図に示されている電流源は、第1のPfvネルMOSト
ランジスタ66と、ゲートとドレインが短絡されてダイ
オード接続されている第2のPチャネルMOSトランジ
スタ68と、第3のPチャネルトランジスタ69と、ゲ
ートとドレインが短絡されてダイオード接続されている
第1のNチャネルMOSトランジスタ70と、第2のN
チャネルMOSトランジスタ72と、不平衡にされてい
るトランジスタ70と72のソースの間に接続される負
帰遠抵抗とを有する6第1のPヂャネルトランジスタの
ドレインは第2のNチャネルM OSトランジスタ70
のドレインへ接続され、第2のPチャネルMO8トラン
ジスタ68のドレインが第2のNチャネルMOSトラン
ジスタ72のドレインへ接続される。第1のPチャネル
MOSトランジスタと、第2のPチャネルMO8トラン
ジスタ68と、第3のPチャネルMOSトランジスタ6
9のそれぞれのゲートも、第1のNチャネルMOSトラ
ンジスタ70と第2のNチャネルMOSトランジスタ7
2のゲートと同様に接続される。The output driver 20 is a constant current source 3 shown in FIG.
Further modifications can be made by replacing 4 with another current source as shown in FIG. When the MOS transistor 58 is used as a transconductance element, the transconductance parameter K of the transconductance element. decreases with temperature, lowering the slope of the ramped current flowing through terminal 42 and increasing the switching delay time. 9th
The current source shown in the figure includes a first Pfv channel MOS transistor 66, a second P channel MOS transistor 68 whose gate and drain are short-circuited and connected as a diode, and a third P channel transistor 69. , a first N-channel MOS transistor 70 whose gate and drain are short-circuited and connected as a diode;
The drain of the first P-channel transistor has a channel MOS transistor 72 and a negative return resistor connected between the sources of the unbalanced transistors 70 and 72. 70
The drain of the second P-channel MO8 transistor 68 is connected to the drain of the second N-channel MOS transistor 72. A first P-channel MOS transistor, a second P-channel MO8 transistor 68, and a third P-channel MOS transistor 6
9 also have gates connected to the first N-channel MOS transistor 70 and the second N-channel MOS transistor 70.
It is connected in the same way as gate 2.
第1〜第3のPチャネルMOSトランジスタのソースは
電源電圧へ接続され、第3のMOSトランジスタのドレ
インがトランジスタ58のゲートへ接続される。負帰還
抵抗は非常に小さい温度係数を示す高温度にドープされ
た半導体物質で構成される。不平衡トランジスタ70.
72は、相互コンダクタンス素子32の相互コンダクタ
ンスパラメータK。に追従する相互コンダクタンスパラ
メータも含む。不平衡トランジスタは負帰還抵抗74の
端子間に不平1Ili電圧を発生する。不平衡トランジ
スタ70.72の相互コンダクタンスパラメータは温度
上昇とともに小さくなって、負帰還抵抗74の端子間に
増大する不平衡電圧を生じさせる。高い温度で負帰還抵
抗74の端子間電圧が大きくなるにつれて、コンデンサ
38により大きい電流が供給されて端子44に加えられ
る単位時間当りの電流を増大させ゛ることにより端子4
2における電流の傾斜を高くし、温度上昇によりひき起
される遅延時間を短縮する。第8図の電流源34の代り
に第9図に示されている電流源を用いることにより、コ
ンデンサ38を充電するために用いられる電流に正温度
係数が持たせられる。したがって、コンデンサ38は温
度上昇に伴って高くなる充電率で充電して、広い温度範
囲で安定な傾斜電流を流すようにトランジスタ58をバ
イアスする。The sources of the first to third P-channel MOS transistors are connected to the power supply voltage, and the drain of the third MOS transistor is connected to the gate of transistor 58. The negative feedback resistor is constructed of a high temperature doped semiconductor material that exhibits a very small temperature coefficient. Unbalanced transistor 70.
72 is a mutual conductance parameter K of the mutual conductance element 32. It also includes a transconductance parameter that follows. The unbalanced transistor produces an unbalanced voltage across the terminals of negative feedback resistor 74. The transconductance parameters of unbalanced transistors 70 , 72 decrease with increasing temperature, creating an increasing unbalanced voltage across the terminals of negative feedback resistor 74 . As the voltage across the terminals of the negative feedback resistor 74 increases at high temperatures, a larger current is supplied to the capacitor 38, increasing the current per unit time applied to the terminal 44.
2 to reduce the delay time caused by temperature rise. By substituting the current source shown in FIG. 9 for current source 34 of FIG. 8, the current used to charge capacitor 38 will have a positive temperature coefficient. Therefore, capacitor 38 charges at a charging rate that increases as the temperature rises, biasing transistor 58 to flow a stable ramp current over a wide temperature range.
第9図を参照すると容易にわかるように、第3のPチャ
ネルMOSトランジスタのチャネル幅とチャネル長さの
比(W/L)のみを変えることにより、同じ値のパッケ
ージインダクタンスと同じ値の負荷容量の少くとも一方
に対してスイッチング速度を変更できる。たとえば、ス
イッチング速度を高くしたい場合には比W/Lを高くし
、第6図に示されている傾斜を急にしてスイッチング速
度を高くする。あるいは、W/L比を低くすると第6図
に示されている傾斜が緩やかになってスイッチング速度
が低くなる。同株に、負荷容量が大きい時、または小さ
い時に、第3のPチャネルMOSトランジスタ69のW
/L比をそれぞれ高く、または低くすることにより同じ
スイッチング速度を達成できる。したがって、種々の用
途に対して出力ドライバの幾何学的構造を変更する必要
はない。ある特定の用途においてパッケージインダクタ
ンスが小さいが、スイッチングによる遅延時間を短くし
なければならないとすると、幾何学的構造は第3のPチ
ャネルMOSトランジスタ69のW/L比を高くするこ
とを必要とするだけである。As can be easily seen by referring to FIG. 9, by changing only the ratio of channel width to channel length (W/L) of the third P-channel MOS transistor, the same value of package inductance and the same value of load capacitance can be obtained. The switching speed can be changed for at least one of the following. For example, if it is desired to increase the switching speed, the ratio W/L is increased and the slope shown in FIG. 6 is made steeper to increase the switching speed. Alternatively, if the W/L ratio is lowered, the slope shown in FIG. 6 becomes gentler and the switching speed becomes lower. Similarly, when the load capacitance is large or small, the W of the third P-channel MOS transistor 69
The same switching speed can be achieved by increasing or decreasing the /L ratio, respectively. Therefore, there is no need to change the geometry of the output driver for different applications. If in a particular application the package inductance is small but the switching delay time must be short, the geometry requires a high W/L ratio of the third P-channel MOS transistor 69. Only.
本発明の出力ドライバの別の変更例においては、出力ド
ライバ20の起動中にノイズを低レベルに更に維持する
ためにクランプ回路を設ける。負荷容ff128の放電
中に出力ドライバ20の第2図に示されている出力電圧
■。、1が低くなると、相互コンダクタンス装置として
どのようなものが用いられるかとは無関係に、相互コン
ダクタンス装置の相互コンダクタンスパラメータKcが
小さくなる。相互コンダクタンスパラメータK。が小さ
くなると、相互コンダクタンス装置から出力される電8
!1′が急激に減少プる。その結果、電流しペルの微分
である電流の変化率第7図に示されている負のスパイク
82を形成することがある。その負のスパイクは低電圧
信号に対応するから、妥当な論理信号である。しかし、
負のスパイク82は出力ドライバにより駆動されている
他の電子装置の入力端子を順バイアスして、その電子装
置を保持することおよび不適切に動作させることの少く
とも一方を行なわせることになる。In another variation of the output driver of the present invention, a clamp circuit is provided to further maintain noise at a low level during start-up of the output driver 20. The output voltage ■ shown in FIG. 2 of the output driver 20 during the discharge of the load capacitor ff128. , 1 becomes lower, the transconductance parameter Kc of the transconductance device becomes smaller, regardless of what kind of transconductance device is used. Transconductance parameter K. When , the electric current output from the transconductance device becomes smaller.
! 1' decreases rapidly. As a result, the rate of change of the current, which is the derivative of the current flow, may form a negative spike 82 shown in FIG. Since the negative spike corresponds to a low voltage signal, it is a valid logic signal. but,
Negative spikes 82 will forward bias the input terminals of other electronic devices being driven by the output driver, causing them to be held up and/or to operate improperly.
第9図に示されているクランプ83は、心↓tIoの変
化率が負になった時にパッケージインダクタンス22に
付加電流を供給して、負のスパイク82を小さくするよ
うに構成される。クランプ83は、()チPネルMOS
トランジス984と、NチャネルMOSトランジスタ9
2と、ゲートとソースが接続されてダイオード構成とさ
れているNチャネルMOSトランジスタ90とで構成さ
れる。第1のPチャネルMOSトランジスタ88と、第
2のPチャネルMOSトランジスタ86と、抵抗94と
、コンデンサ96も設けられる。電流源と、トランジス
タ86.88と、抵抗94と、コンデンサ96とが協同
して、トランジスタ88の精密なゲート電圧とコンデン
サ96の最初の端子間電圧を発生ケ・る。出力電圧■1
□が減少し始めると、トランジスタ88のドレイン電圧
が対応して低下する。この電圧低下はコンデンサ96の
端子間へhoえられる。その結果としてトランジスタ8
8のゲートに加えられる精密な電圧が低下する。The clamp 83 shown in FIG. 9 is configured to provide additional current to the package inductance 22 when the rate of change of tIo becomes negative, reducing the negative spike 82. The clamp 83 is ()channel MOS
Transistor 984 and N-channel MOS transistor 9
2, and an N-channel MOS transistor 90 whose gate and source are connected to form a diode configuration. A first P-channel MOS transistor 88, a second P-channel MOS transistor 86, a resistor 94, and a capacitor 96 are also provided. The current sources, transistors 86, 88, resistor 94, and capacitor 96 cooperate to generate a precise gate voltage of transistor 88 and the voltage across the first terminal of capacitor 96. Output voltage ■1
As □ begins to decrease, the drain voltage of transistor 88 decreases correspondingly. This voltage drop is passed across the terminals of capacitor 96. As a result, transistor 8
The precise voltage applied to the gate of 8 is reduced.
そうすると、トランジスタ88のドレインに発生される
電流■3が一詩的に増大して、パッケージインダクタン
ス22を流れる電流■6の変化率を低くする。このよう
に、トランジスタ88電流16の負の変化率を検出する
ように門能する。その結果としてトランジスタ88は一
層導通状態になる。ぞうザると、f!電圧スパイク82
を小さくするために付加電流13がパッケージインダク
タンス22へ供給される。そのために、出力ドライバ5
0により駆動されている他の電子装置が保持される傾向
が減少する。Then, the current 3 generated at the drain of the transistor 88 increases exponentially, and the rate of change of the current 6 flowing through the package inductance 22 is reduced. Thus, transistor 88 functions to detect a negative rate of change of current 16. As a result, transistor 88 becomes more conductive. When I get angry, f! voltage spike 82
An additional current 13 is supplied to the package inductance 22 to reduce . For this purpose, the output driver 5
The tendency for other electronic devices driven by 0 to be held is reduced.
以上説明したように、本発明は、出力ドライバの起動中
に発生される過渡ノイズを、相互コンダクタンス装置2
1を用いることにより、パッケージインダクタンスを通
じて放電される電流をバイアスして時間的に直線的に増
大させることによって減少させるものである。本発明は
、交差電流と、スイッチング中にパッケージインダクタ
ンス22を流れる負仙電流I、とににる過渡イズの5を
生もfull止するものである。しかし、本発明は、相
互コンダクタンス装置21を構成するために協同して動
作する相互コンダクタンス素子32と、定電流源34と
、第3のスイッチ36と、コンデンサ38との、第8図
に示されている特定の構造に限定されるものではないこ
に注意すべきである。相互コンダクタンス装置21は、
パッケージインダクタンスを通じて放電される電流を、
スイッチング動作中に直線的に増大するようにバイアス
できる全ての構造を包含するものである。As explained above, the present invention reduces transient noise generated during startup of an output driver by transmitting it to the transconductance device 2.
1, the current discharged through the package inductance is biased and linearly increased over time, thereby decreasing it. The present invention fully suppresses the transient noise caused by the cross current and the negative current I flowing through the package inductance 22 during switching. However, the present invention is illustrated in FIG. It should be noted that the present invention is not limited to the particular structure that is used. The mutual conductance device 21 is
The current discharged through the package inductance is
It encompasses all structures that can be biased linearly increasing during switching operations.
以上、駆動されている電子装置がスイッチング動作によ
り接地インダクタンスを通じて放電できるようにされた
時に発生される接地ノイズに関して本発明を説明した。The present invention has been described above with respect to ground noise generated when an electronic device being driven is enabled to discharge through a ground inductance by a switching action.
容易に考えられるであろうように、駆動されている電子
装置がスイッチング動作により最初に充電された時に発
生される電源スイッチングノイズを減少または無くすた
めに本発明を用いることもできる。理想的には、電源ス
イッチングノイズ電圧と接地スイッチングノイズが烈く
される。As may be readily contemplated, the present invention may also be used to reduce or eliminate power supply switching noise generated when the electronic device being driven is first charged by a switching operation. Ideally, the power switching noise voltage and ground switching noise will be intense.
第1図は従来の集積回路の出力ドライバを示す回路図、
第2図は第1図の出力ドライバを有する従来の集積回路
のパッケージインダクタンスを流れる電流の大、きざと
時間の関係を示すグラフ、第3図は第1図の出力ドライ
バを有する従来の集積回路のパッケージインダクタンス
の端子間電圧のレベルと時間の関係を示すグラフ、第4
図は第1図の出力ドライバを有する従来の集積回路のパ
ッケージインダクタンスを流れる電流の大きさの時間微
分を示すグラフ、第5図は本発明の第1の実施例を示覆
回路図、第6図は本発明の出力ドライバを有する集積回
路のパッケージインダクタンスを流れる電流の大きさと
時間の関係を示すグラフ、第7図は本発明の出力ドライ
バを有づる集積回路のパッケージインダクタンスを流れ
る電流の大きさの時間微分を示すグラフ、第8図は本発
明の第2の実施例を示づ回路図、第9図は本弁明の第3
の実施例を示す回、路図である。
20.50・・・出力ドライバ、21・・・相互コンダ
クタンス装置、22・・・パッケージインダクタンス、
24・・・第1のスイッチ、26・・・第2のスイッチ
、32・・・相互コンダクタンス素子、34・・・定電
流源、36・・・第3のスイッチ。Figure 1 is a circuit diagram showing the output driver of a conventional integrated circuit.
FIG. 2 is a graph showing the relationship between the magnitude of the current flowing through the package inductance of the conventional integrated circuit having the output driver shown in FIG. 1, its increments, and time, and FIG. Graph showing the relationship between the level of the voltage between the terminals of the package inductance and time, the fourth
The figures are graphs showing the time differentiation of the magnitude of the current flowing through the package inductance of a conventional integrated circuit having the output driver of Fig. 1, Fig. 5 is a reverse circuit diagram showing the first embodiment of the present invention, and Fig. The figure is a graph showing the relationship between the magnitude of the current flowing through the package inductance of an integrated circuit having the output driver of the present invention and time, and FIG. 7 shows the magnitude of the current flowing through the package inductance of the integrated circuit having the output driver of the present invention. 8 is a circuit diagram showing the second embodiment of the present invention, and FIG. 9 is the third embodiment of the present invention.
1 is a circuit diagram showing an embodiment of the present invention. 20.50... Output driver, 21... Mutual conductance device, 22... Package inductance,
24... First switch, 26... Second switch, 32... Mutual conductance element, 34... Constant current source, 36... Third switch.
Claims (11)
、 集積回路のインダクタンスを表すパッケージインダクタ
ンスと、 出力ドライバの起動中に放電している負荷容量から受け
、パッケージインダクタンスを流れる入力電流と、 負荷容量から放電された入力電流をバイアスして、負荷
容量の放電が開始された時に所定の期間だけ直線的に増
大する関数をとらせるバイアス手段と を備え、電流負荷を駆動するために集積回路のスイッチ
中に過渡ノイズのレベルを低くするようにしたことを特
徴とする電子装置のノイズを減少する装置。(1) An output driver that discharges the load capacitance when activated, a package inductance representing the inductance of the integrated circuit, an input current flowing through the package inductance received from the load capacitance that is being discharged while the output driver is activated, and the load capacitance. a switch of the integrated circuit for driving the current load; 1. A device for reducing noise in an electronic device, characterized in that the level of transient noise is reduced.
手段は相互コンダクタンス素子を含み、この相互コンダ
クタンス素子の第1の端子が前記入力電流が流れる負荷
容量へ電気的に接続され、前記相互コンダクタンス素子
の第2の端子へは直線的に上昇する電圧を加えることが
でき、前記相互コンダクタンス素子の第3の端子は集積
回路のパッケージインダクタンスへ電気的に接続され、
前記相互コンダクタンス素子はそれの第1の端子へ加え
られた電流をバイアスして、第2の端子へ加えられた電
圧と同じ直線的に増大する形式をとらせることを特徴と
する特許請求の範囲第(1)項記載の電子装置のノイズ
を減少する装置。(2) further comprising a linearly increasing voltage, the biasing means including a transconductance element, a first terminal of the transconductance element being electrically connected to a load capacitance through which the input current flows; A linearly increasing voltage can be applied to a second terminal of the element, and a third terminal of the transconductance element is electrically connected to a package inductance of an integrated circuit;
Claims characterized in that the transconductance element biases the current applied to its first terminal to assume the same linearly increasing form as the voltage applied to its second terminal. A device for reducing noise in an electronic device according to paragraph (1).
れる第1の端子、および第2の端子を有するコンデンサ
と、 出力ドライバの起動中にコンデンサを一定電流で充電す
ることにより、相互コンダクタンス素子の第2の端子へ
加えられる直線的に上昇する電圧を発生するためにコン
デンサの第2の端子へ接続される定電流源と、 を更に含むことを特徴とする特許請求の範囲第(2)項
記載の電子装置のノイズを減少する装置。(3) The biasing means includes a capacitor having a first terminal electrically connected to a second terminal of the transconductance element, and a second terminal, and charging the capacitor with a constant current during startup of the output driver. a constant current source connected to the second terminal of the capacitor for generating a linearly increasing voltage applied to the second terminal of the transconductance element. A device for reducing noise in an electronic device according to scope (2).
み、温度が上昇した時に不平衡トランジスタは抵抗の端
子間電圧を大きくして定電流源をバイアスし、コンデン
サの第2の端子へ供給される電流を増大させることを特
徴とする特許請求の範囲第(3)項記載の電子装置のノ
イズを減少する装置。(4) The constant current source includes a pair of unbalanced transistors and a resistor, and when the temperature rises, the unbalanced transistor increases the voltage between the terminals of the resistor to bias the constant current source and supply it to the second terminal of the capacitor. A device for reducing noise in an electronic device as claimed in claim 3, characterized in that the device increases the current applied to the electronic device.
よびドレインを有するMOSトランジスタである、ゲー
トは直線的に上昇する電圧が加えられる相互コンダクタ
ンス素子の第2の端子であり、ソースは負荷容量へ電気
的に接続される相互コンダクタンス素子の第1の端子で
あり、ソースは集積回路のパッケージインダクタンスへ
電気的に接続される相互コンダクタンス素子の第3の端
子であることを特徴とする特許請求の範囲第(2)項記
載の電子装置のノイズを減少する装置。(5) The transconductance element is a MOS transistor having a gate, a source, and a drain. The gate is the second terminal of the transconductance element to which a linearly increasing voltage is applied, and the source is electrically connected to the load capacitance. Claim 2, characterized in that the source is a third terminal of the transconductance element electrically connected to the package inductance of the integrated circuit. ) A device for reducing noise in an electronic device according to item 2.
バイアスして導電性にするしきい値電圧を有し、バイア
ス手段はコンデンサを更に含み、このコンデンサは、M
OSトランジスタの導通前にMOSトランジスタのしき
い値電圧より低い所定のレベルにおいて電荷をMOSト
ランジスタのゲートへ供給することを特徴とする特許請
求の範囲第(5)項記載の電子装置のノイズを減少する
装置。(6) the MOS transistor has a threshold voltage that biases the MOS transistor to make it conductive; the biasing means further includes a capacitor;
Reducing noise in an electronic device according to claim (5), characterized in that charge is supplied to the gate of the MOS transistor at a predetermined level lower than the threshold voltage of the MOS transistor before the OS transistor becomes conductive. device to do.
スを通じて電流を放電させる負荷容量を設ける過程と、 負荷容量から放電された電流をバイアスして、出力ドラ
イバの起動中にほぼ直線的に増大する関数をとらせる過
程と、 を備え、パッケージインダクタンスを有する集積回路の
出力ドライバの起動中に発生された過渡ノイズのレベル
を低くするようにしたことを特徴とする電子装置のノイ
ズを減少する方法。(7) The process of providing a load capacitor that discharges current through the package inductance during startup of the output driver, and biasing the current discharged from the load capacitance to take a nearly linear increasing function during startup of the output driver. 1. A method for reducing noise in an electronic device, comprising: reducing the level of transient noise generated during startup of an output driver of an integrated circuit having a package inductance.
設ける過程と 時間的にほぼ直線的に上昇する電圧関数を発生する過程
と、 ほぼ直線的に上昇する電圧関数を相互コンダクタンス素
子の第2の端子へ与える過程と、 を備え、前記相互コンダクタンス素子の第1の端子が前
記入力電流が流れる負荷容量へ電気的に接続され、前記
相互コンダクタンス素子の第2の端子へは直線的に上昇
する電圧を加えることができ、前記相互コンダクタンス
素子の第3の端子は集積回路のパッケージインダクタン
スへ電気的に接続され、前記相互コンダクタンス素子は
それの第1の端子へ加えられた電流をバイアスして、第
2の端子へ加えられた電圧と同じ直線的に増大する形式
をとらせることを特徴とする特許請求の範囲第(7)項
記載の電子装置のノイズを減少する方法。(8) The biasing process includes the steps of providing a transconductance element, generating a voltage function that increases almost linearly over time, and applying the voltage function that increases approximately linearly to the second terminal of the transconductance element. a first terminal of the transconductance element is electrically connected to a load capacitance through which the input current flows, and a linearly increasing voltage is applied to the second terminal of the transconductance element. A third terminal of the transconductance element may be electrically connected to a package inductance of an integrated circuit, and the transconductance element biases a current applied to its first terminal to a second terminal. A method for reducing noise in an electronic device according to claim 7, characterized in that the voltage applied to the terminals is of the same linearly increasing form.
電流を最初に放電されるコンデンサの一方の端子へ供給
する過程と、 を含むことを特徴とする特許請求の範囲第(8)項記載
の電子装置のノイズを減少する方法。(9) The process of generating a voltage function that increases approximately linearly includes the steps of providing a capacitor to be discharged first, and supplying a constant value of current to one terminal of the capacitor to be discharged first. A method for reducing noise in an electronic device according to claim 8, characterized in that:
、 電源電圧と、 ゲートと、電源電圧へ接続されるソースと、パッケージ
インダクタンスへ接続されドレインとを有する第1のM
OSトランジスタと、 ゲートと、電源電圧へ接続されるソースと、前記ゲート
へダイオード状に接続されるドレインとを有し、第1の
MOSトランジスタの導電形と同じ導電形の第2のMO
Sトランジスタと、 第2のMOSトランジスタのドレインと第1のMOSト
ランジスタのゲートの間に接続される抵抗と、 第1のMOSトランジスタのゲートとパッケージインダ
クタンスの間に接続されるコンデンサと第2のMOSト
ランジスタのゲートとドレインの間に接続される電流源
と、 を有し、電流クランプは、負荷容量中の電荷の減少の結
果として減少する電流過渡を検出して、付加瞬時電流を
パッケージインダクタンスへ供給することを特徴とする
特許請求の範囲第(1)項記載の電子装置のノイズを減
少する装置。(10) further comprising a current clamp, the current clamp having a power supply voltage, a gate, a source connected to the power supply voltage, and a drain connected to the package inductance;
a second MOS transistor having the same conductivity type as that of the first MOS transistor and having a gate, a source connected to a power supply voltage, and a drain connected to the gate like a diode;
an S transistor, a resistor connected between the drain of the second MOS transistor and the gate of the first MOS transistor, a capacitor connected between the gate of the first MOS transistor and the package inductance, and the second MOS transistor. a current source connected between the gate and drain of the transistor, the current clamp detecting a current transient that decreases as a result of a decrease in charge in the load capacitance and supplies additional instantaneous current to the package inductance. A device for reducing noise in an electronic device as claimed in claim (1).
タを含み、このMOSトランジスタは特性チャネル幅/
チャネル長さ比を有し、このMOSトランジスタは電源
からバイアス電流をコンデンサの第2の端子へ供給し、 MOSトランジスタの特性チャネル幅/チャネル長さ比
を変えることにより、集積回路のスイッチング速度を駆
動される電流負荷の同じ値に対して上昇させることがで
き、かつ駆動される電流負荷の値を同じスイッチング速
度に対して変えることができることを特徴とする特許請
求の範囲第(3)項記載の電子装置のノイズを減少する
装置。(11) further comprising a current, the constant current source includes a MOS transistor, the MOS transistor has a characteristic channel width/
This MOS transistor provides a bias current from the power supply to the second terminal of the capacitor, which drives the switching speed of the integrated circuit by changing the characteristic channel width/channel length ratio of the MOS transistor. The driving current load can be increased for the same value of the current load driven, and the value of the driven current load can be changed for the same switching speed. A device that reduces noise in electronic devices.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3560287A | 1987-04-07 | 1987-04-07 | |
US035602 | 1987-04-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63263821A true JPS63263821A (en) | 1988-10-31 |
Family
ID=21883685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63015686A Pending JPS63263821A (en) | 1987-04-07 | 1988-01-26 | Apparatus and method of reducing noise of electronic apparatus |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS63263821A (en) |
KR (1) | KR880013321A (en) |
DE (1) | DE3800102A1 (en) |
FR (1) | FR2613888A1 (en) |
GB (1) | GB2203308A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4018754A1 (en) * | 1990-06-12 | 1991-12-19 | Bosch Gmbh Robert | CIRCUIT FOR LIMITING THE SIGNAL RISE SPEED OF OUTPUT SIGNALS OF INTEGRATED CIRCUITS |
JP2811941B2 (en) * | 1990-09-05 | 1998-10-15 | 富士電機株式会社 | Switching transistor control circuit |
US10432175B2 (en) * | 2018-01-10 | 2019-10-01 | Texas Instruments Incorporated | Low quiescent current load switch |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3001110C2 (en) * | 1980-01-14 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Integrated circuit arrangement with several independently switching output stages |
EP0057239B1 (en) * | 1981-01-30 | 1985-02-13 | Ibm Deutschland Gmbh | Monolithic integrated push-pull driver circuit |
JPS58133038A (en) * | 1982-02-03 | 1983-08-08 | Nec Corp | Inverter circuit |
US4578601A (en) * | 1983-12-07 | 1986-03-25 | Motorola, Inc. | High speed TTL clock input buffer circuit which minimizes power and provides CMOS level translation |
US4567378A (en) * | 1984-06-13 | 1986-01-28 | International Business Machines Corporation | Driver circuit for controlling signal rise and fall in field effect transistor processors |
JPS6214520A (en) * | 1985-07-12 | 1987-01-23 | Sony Corp | Output buffer circuit for memory |
-
1987
- 1987-12-02 KR KR870013722A patent/KR880013321A/en not_active Application Discontinuation
-
1988
- 1988-01-05 DE DE3800102A patent/DE3800102A1/en not_active Ceased
- 1988-01-26 GB GB08801637A patent/GB2203308A/en active Pending
- 1988-01-26 JP JP63015686A patent/JPS63263821A/en active Pending
- 1988-04-06 FR FR8804540A patent/FR2613888A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
KR880013321A (en) | 1988-11-30 |
DE3800102A1 (en) | 1988-10-27 |
GB8801637D0 (en) | 1988-02-24 |
FR2613888A1 (en) | 1988-10-14 |
GB2203308A (en) | 1988-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11061422B2 (en) | Low dropout linear regulator and voltage stabilizing method therefor | |
US4388537A (en) | Substrate bias generation circuit | |
CN100517933C (en) | Power supply circuit with inrush current suppression means and integrated circuit with the power supply circuit | |
JP2639325B2 (en) | Constant voltage generator | |
JP2860308B2 (en) | Method for adjusting threshold of MOS integrated circuit | |
US7339417B2 (en) | Current source circuit | |
US6407594B1 (en) | Zero bias current driver control circuit | |
CN113315494A (en) | SPAD photodiode control circuit | |
KR100202466B1 (en) | Bootstrap circuit | |
JPH05303449A (en) | Zero-consumption type power-on resetting circuit | |
CN1062435A (en) | Circuit protection device | |
JPH08103098A (en) | Integrated control circuit with level shifter for switching electronic switches | |
US4384216A (en) | Controlled power performance driver circuit | |
JPH05175811A (en) | Power-on reset circuit | |
US6194935B1 (en) | Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration | |
US4491807A (en) | FET Negative resistance circuits | |
JPH0265270A (en) | CMOS logic circuit for high voltage operation | |
US5801567A (en) | Circuit and method for generating a delayed output signal | |
US5498987A (en) | Integratable solid state reset circuit operable over a wide temperature range | |
JPS63263821A (en) | Apparatus and method of reducing noise of electronic apparatus | |
US5952870A (en) | Circuit with hysteresis and method using same | |
JP3036423B2 (en) | Semiconductor device | |
JPH0523085B2 (en) | ||
JP4145462B2 (en) | Switching element driving circuit device and electronic apparatus using the same | |
KR100231139B1 (en) | Reset signal generating circuit |