JPS63257966A - 符号誤り検出方法 - Google Patents
符号誤り検出方法Info
- Publication number
- JPS63257966A JPS63257966A JP9252687A JP9252687A JPS63257966A JP S63257966 A JPS63257966 A JP S63257966A JP 9252687 A JP9252687 A JP 9252687A JP 9252687 A JP9252687 A JP 9252687A JP S63257966 A JPS63257966 A JP S63257966A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- error detection
- xor
- pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は光ディスクのデータの符号誤り検出方法に関す
るものである。
るものである。
従来の技術
近年、光デイスク装置の開発が活発に行われており、実
質的な再生データの誤り率を十分低く抑えるために、符
号誤り訂正技術が利用されている。
質的な再生データの誤り率を十分低く抑えるために、符
号誤り訂正技術が利用されている。
この場合、誤り訂正符号としてはリードソロモン符号が
用いられることが多い。この符号は、誤りの検出と訂正
を行うことができるが、反面、誤りの誤検出、誤訂正も
ある確率で起こすことが知られている。
用いられることが多い。この符号は、誤りの検出と訂正
を行うことができるが、反面、誤りの誤検出、誤訂正も
ある確率で起こすことが知られている。
そこで、データの誤りに対する信頼性を向上させるため
に、上記誤り訂正とは別に、データ全体（誤り訂正用パ
リティを除く）に誤フ検出符号が付加される。
に、上記誤り訂正とは別に、データ全体（誤り訂正用パ
リティを除く）に誤フ検出符号が付加される。
第３図に、従来のデータの誤り検出訂正に関係する部分
のブロック図を示す。第３図において、２１はホストコ
ンピュータ、２２はインタフェース、２３は誤り検出符
号ジェネレータ：チェッカ、２４はバッファメモリ、２
５は誤り訂正回路、２６はディジタル変復調回路、２７
は記録媒体である。
のブロック図を示す。第３図において、２１はホストコ
ンピュータ、２２はインタフェース、２３は誤り検出符
号ジェネレータ：チェッカ、２４はバッファメモリ、２
５は誤り訂正回路、２６はディジタル変復調回路、２７
は記録媒体である。
次に、光ディスクのセクタのデータ部のデータ配列を第
２図に示す。第２図において、Ｄｉ、、はバイトデータ
、Ｅｉ、には誤り訂正符号Ｃ１゜〜Ｃ３は誤り検出符号
を示す。
２図に示す。第２図において、Ｄｉ、、はバイトデータ
、Ｅｉ、には誤り訂正符号Ｃ１゜〜Ｃ３は誤り検出符号
を示す。
第２図と第３図を用いて信号処理の概要を説明する。
まず、データ記録時には、ホストコンピュータ２１から
のデータＤｏ１１ｏ６ＩＤ１，１ｏ３ＩＤ２，１ｏ５１
゛°°゛°°ｌＤ４．ｏＩＤ５．ｏはインタフェース２
２を通してバッファメモリ２４に格納され、それと並行
して誤り検出符号ジェネレータ２３で誤り検出符号Ｃ６
−ｃ３が計算され、同様にバッファメモリ２４に格納さ
れる。
のデータＤｏ１１ｏ６ＩＤ１，１ｏ３ＩＤ２，１ｏ５１
゛°°゛°°ｌＤ４．ｏＩＤ５．ｏはインタフェース２
２を通してバッファメモリ２４に格納され、それと並行
して誤り検出符号ジェネレータ２３で誤り検出符号Ｃ６
−ｃ３が計算され、同様にバッファメモリ２４に格納さ
れる。
次に、バッフ７メモリ２４内の第２図の各種−列に関す
るデータＤＯ２１０３，ＤＯ，１０２１””” 、ＤＯ
，０゜ＤＩ、１０３１１．１０２１ ””” ｌＤＩ、
Ｏｊ ””” ＩＤ５，１０３ＬＤ５，１０２ ＝ ”
”” ＩＤ５．ＯＩＤ６．１０３１６，１０２ ＋””
” 。
るデータＤＯ２１０３，ＤＯ，１０２１””” 、ＤＯ
，０゜ＤＩ、１０３１１．１０２１ ””” ｌＤＩ、
Ｏｊ ””” ＩＤ５，１０３ＬＤ５，１０２ ＝ ”
”” ＩＤ５．ＯＩＤ６．１０３１６，１０２ ＋””
” 。
Ｄ６．１１０３１”””＃Ｄ９，１０３ｊ ９，１０２
＃” ＋ ９．１’ｃｏ に関する誤り訂正符号Ｅ
Ｏ，１５，ＥＯ，１４、””ＥＥＥ ・・・、
Ｅ ・・・ ＥＯ，０１１，１５１１，１４１１
，０１１５，１５１Ｅ°°°Ｅ５，０ＩＥ６，１５ＩＥ
６，１４・°゛・Ｅ６．Ｃ１５，１４’ ？ ・・・、Ｅ９，１５１ ９，１４．・・・、Ｅ９．。が
誤り訂正回路２５でそれぞれ計算され、同様にバッフ７
メモリ２４に格納される。これらのデータは順次り。、
１０３ 。
＃” ＋ ９．１’ｃｏ に関する誤り訂正符号Ｅ
Ｏ，１５，ＥＯ，１４、””ＥＥＥ ・・・、
Ｅ ・・・ ＥＯ，０１１，１５１１，１４１１
，０１１５，１５１Ｅ°°°Ｅ５，０ＩＥ６，１５ＩＥ
６，１４・°゛・Ｅ６．Ｃ１５，１４’ ？ ・・・、Ｅ９，１５１ ９，１４．・・・、Ｅ９．。が
誤り訂正回路２５でそれぞれ計算され、同様にバッフ７
メモリ２４に格納される。これらのデータは順次り。、
１０３ 。
ＤＤ ・・・ Ｄ
ｌ、１０３＝ ２，１０３＝ ＋ ９，１０３＝
ＤＯ，１０２＝ＤＩ、１０２＝・・・ ＥＥＥ Ｄ２，１０２パ゛・Ｄ９．１０２１ ＋ ０．０１
１，０・２，０・・・・、Ｅ９．。の順にディジタル変
復調回路２６全通して記録媒体２７（ディスク）に記録
される。
ＤＯ，１０２＝ＤＩ、１０２＝・・・ ＥＥＥ Ｄ２，１０２パ゛・Ｄ９．１０２１ ＋ ０．０１
１，０・２，０・・・・、Ｅ９．。の順にディジタル変
復調回路２６全通して記録媒体２７（ディスク）に記録
される。
一方、再生時には、記録媒体２７から再生されたデータ
はディジタル変狽調回路２６全通してバッフ７メモリ２
４の記録時と同じアドレスに格納される。次に、第２図
の各横一列のデータに対して誤り訂正回路２５で誤り訂
正処理が実行され、最後に１全データＤＯ，１０３１Ｄ
１，１０３ＩＤ２，１０３・°°。
はディジタル変狽調回路２６全通してバッフ７メモリ２
４の記録時と同じアドレスに格納される。次に、第２図
の各横一列のデータに対して誤り訂正回路２５で誤り訂
正処理が実行され、最後に１全データＤＯ，１０３１Ｄ
１，１０３ＩＤ２，１０３・°°。
＃ Ｄ３，０ 、Ｄ４．０１ Ｄ５．０ と誤り検出符
号Ｃ６−Ｃ５に対して誤り検出符号チェッカ２３で誤り
検査が行われる。ここでは、各横一列の誤り訂正処理に
対して、訂正能力を越えた場合、あるいは、訂正処理は
実行されたが、誤検出、誤訂正がなされた場合の誤りが
チェックされる。誤り検出符号としては、１６次あるい
は３２次のバイナリ型のサイクリック、リダンダンシー
、チェック、符号（一般的にＣＲＣと呼ばれる。）が用
いられることが多い。
号Ｃ６−Ｃ５に対して誤り検出符号チェッカ２３で誤り
検査が行われる。ここでは、各横一列の誤り訂正処理に
対して、訂正能力を越えた場合、あるいは、訂正処理は
実行されたが、誤検出、誤訂正がなされた場合の誤りが
チェックされる。誤り検出符号としては、１６次あるい
は３２次のバイナリ型のサイクリック、リダンダンシー
、チェック、符号（一般的にＣＲＣと呼ばれる。）が用
いられることが多い。
発明が解決しようとする問題点
しかしながら、上記の様な方法では、誤り訂正処理を全
て完了してからＣ１（Ｃチェックをする必要があシ、高
速処理化の妨げ、及び、誤り訂正後、バック７メモリか
らホストコンピュータへのデータ転送時にＣＲＣチェッ
クを行うため、ホストコンピュータへデータを転送し終
った後でしか誤り検出結果が得られず、インタフェース
によっては何らホストコンピュータ側へ誤り検出情報を
知らせることができないという欠点を有していた。
て完了してからＣ１（Ｃチェックをする必要があシ、高
速処理化の妨げ、及び、誤り訂正後、バック７メモリか
らホストコンピュータへのデータ転送時にＣＲＣチェッ
クを行うため、ホストコンピュータへデータを転送し終
った後でしか誤り検出結果が得られず、インタフェース
によっては何らホストコンピュータ側へ誤り検出情報を
知らせることができないという欠点を有していた。
本発明は、上記問題点に鑑み、誤り訂正処理と並行して
ＣＲＣチェックを行い、処理の高速化を可能にするとと
もに、バッフ７メモリからホストコンピュータへのデー
タ転送前にデータの誤り検出を可能とする符号誤り検出
方法を提供するものである。
ＣＲＣチェックを行い、処理の高速化を可能にするとと
もに、バッフ７メモリからホストコンピュータへのデー
タ転送前にデータの誤り検出を可能とする符号誤り検出
方法を提供するものである。
問題点を解決するための手段
この目的を達成するために、本発明は光ディスクを用い
た記録再生装竹の誤り検出符号として、バイト単位の誤
り検出用リードソロモン符号を用い、連続するｎ個のデ
ータごとにｎデータＸＯＲ累積加算を行い、その後、ｎ
データ訛きのｍ個のデータに関し、別に定められたバイ
ト単位の誤り訂正符号により、誤りの大きさと位置を求
めて誤り訂正を行い、かつ、この誤りの位置に対応する
前記ｎデータＸＯＲ累積加算結果に前記誤りの大きさを
ＸＯＲ加算訂正する。これとは別のｎデータ置きのｍ個
のデータに関する誤り訂正動作を繰り返えした後で、最
終的なｍ個の訂正済のｎデータＸＯＲ累積加算結果とｐ
個のバイト単位の誤り検出用パリティをあらかじめ定め
られた生成多項式で除算し、その剰余が零か非零かで誤
り検出するものである。
た記録再生装竹の誤り検出符号として、バイト単位の誤
り検出用リードソロモン符号を用い、連続するｎ個のデ
ータごとにｎデータＸＯＲ累積加算を行い、その後、ｎ
データ訛きのｍ個のデータに関し、別に定められたバイ
ト単位の誤り訂正符号により、誤りの大きさと位置を求
めて誤り訂正を行い、かつ、この誤りの位置に対応する
前記ｎデータＸＯＲ累積加算結果に前記誤りの大きさを
ＸＯＲ加算訂正する。これとは別のｎデータ置きのｍ個
のデータに関する誤り訂正動作を繰り返えした後で、最
終的なｍ個の訂正済のｎデータＸＯＲ累積加算結果とｐ
個のバイト単位の誤り検出用パリティをあらかじめ定め
られた生成多項式で除算し、その剰余が零か非零かで誤
り検出するものである。
作 用
この方法によって、誤り訂正実行と並行してあらかじめ
９計算された複数シンボルＸＯＲ累積加算で表わされる
ＣＲＣ演算用データに修正を施しこれが完了後、この修
正後のＣＲＣ演算用データのみをＣＲＣチェックするこ
とで誤り訂正完了と同時にＣＲＣチェックが完了し、高
速に誤り検出ができ、かつ、バッフ７メモリからホスト
コンピュータへデータ転送する前に誤り検出チェックが
可能となる。
９計算された複数シンボルＸＯＲ累積加算で表わされる
ＣＲＣ演算用データに修正を施しこれが完了後、この修
正後のＣＲＣ演算用データのみをＣＲＣチェックするこ
とで誤り訂正完了と同時にＣＲＣチェックが完了し、高
速に誤り検出ができ、かつ、バッフ７メモリからホスト
コンピュータへデータ転送する前に誤り検出チェックが
可能となる。
実施例
以下本発明の一実施例てついて、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における符号誤り検出方法を
実現する誤り検出装置のブロック図を示すものである。
実現する誤り検出装置のブロック図を示すものである。
第１図において、１はホストコンピュータ、２はインタ
フェース、３はディジタル変調回路、４はディジタル復
調回路、５はバッフ１メモリ、６はＣＲＣ演算用ｎシン
ボルＸＯＲ累積加算を行う累積加算回路、７はＣＲＣ符
号ジェネレータ／チェッカ、８は誤り訂正回路、９．１
０゜１１はエンコード／デコ°−ド切換スイッチ、１２
はデータバス、１３は記録媒体である。
フェース、３はディジタル変調回路、４はディジタル復
調回路、５はバッフ１メモリ、６はＣＲＣ演算用ｎシン
ボルＸＯＲ累積加算を行う累積加算回路、７はＣＲＣ符
号ジェネレータ／チェッカ、８は誤り訂正回路、９．１
０゜１１はエンコード／デコ°−ド切換スイッチ、１２
はデータバス、１３は記録媒体である。
以下、説明を簡単にするために、第２図に示すセクタフ
ォーマットのデータ配置図に基づいて説明する。
ォーマットのデータ配置図に基づいて説明する。
まず、記録時には、ホストコンピュータ１よシバイト単
位のデータがインタフェース２、データバス１２を通し
てバッフ７メモリ５にＤＯ，１０３’Ｄ１．１０３１Ｄ
２，１０３・”’ ｌ Ｄ９，１０３・ＤＯ１１０２
１Ｄ１，１０２１Ｄ２，１０２＝“”＃Ｄ９，１０２ｊ
□°°°°°ＩＤ０２１１Ｄ１，１１Ｄ２，１’ ””
” ’ Ｄ９．１ ”０．０ ”１．０ ”２．０ ”
３．０ ”４．０＝Ｄ５．ｏの順に格納される。それと
同時に累積加算回路６へ入力され、次式に示すＡＯＲ累
積加算が実行される。
位のデータがインタフェース２、データバス１２を通し
てバッフ７メモリ５にＤＯ，１０３’Ｄ１．１０３１Ｄ
２，１０３・”’ ｌ Ｄ９，１０３・ＤＯ１１０２
１Ｄ１，１０２１Ｄ２，１０２＝“”＃Ｄ９，１０２ｊ
□°°°°°ＩＤ０２１１Ｄ１，１１Ｄ２，１’ ””
” ’ Ｄ９．１ ”０．０ ”１．０ ”２．０ ”
３．０ ”４．０＝Ｄ５．ｏの順に格納される。それと
同時に累積加算回路６へ入力され、次式に示すＡＯＲ累
積加算が実行される。
”１０３＝ＤＯ，１０ρＤ１，１０３■巧、１０３■゛
°′°°■Ｄ９，１０３＝、ミ。Ｄｔ、１０３”１０２
＝、己。Ｄｉ 、 １０２ １１８蟲Ｄ１．１ １０＝、ミ。Ｄｌ、０ これらの工１０３．工１０２．””９．ｌ １１ 、Ｉ
ＯはＣＲＣジェネレータ７／チェッ−カへ入力され、誤
９検出用パリテイＣ８＜３が計算され、その結果はバッ
ファメモリ６゛へ格納される。
°′°°■Ｄ９，１０３＝、ミ。Ｄｔ、１０３”１０２
＝、己。Ｄｉ 、 １０２ １１８蟲Ｄ１．１ １０＝、ミ。Ｄｌ、０ これらの工１０３．工１０２．””９．ｌ １１ 、Ｉ
ＯはＣＲＣジェネレータ７／チェッ−カへ入力され、誤
９検出用パリテイＣ８＜３が計算され、その結果はバッ
ファメモリ６゛へ格納される。
次に、バッファメモリ６よ” ” ｅ ３の各ｉに関す
るデータ（各横一列）が読み出され、誤り訂正回路８で
誤り訂正用パリティＥｌ、ｋが計算・されバックアメキ
リ５に格納される。
るデータ（各横一列）が読み出され、誤り訂正回路８で
誤り訂正用パリティＥｌ、ｋが計算・されバックアメキ
リ５に格納される。
最後に、バッファメモリ６のデータは、Ｄｏ、１ｏ３゜
Ｄｌ、 １０３＋”２，１０３＋””” ・Ｄ９．１０
３１ＤＯ，１０２＝Ｄ１ 、１０２１ Ｄ２ 、１０２
＝゛°°°°°ＩＤ９＃１Ｉｏ２Ｉ゛°゛°°゛ＩＤ
ｏ、１１Ｄ１，１１Ｄ２，１ｐ゛°°°°ＩＤ９中ＤＯ
１０・Ｄｌ、０・Ｄ２．ＯＩ””” ＩＤ５．０・Ｃ３
ｌＣ２ＩＣ１ＴＣＯｐＥｏ 、１ｓ＋Ｅ１．１５１Ｅ２
１ ’＋５．−” ＋ Ｅｑ、 １ｓ ＊ Ｅｏ、 １
４ＩＥ１，１４１Ｅ２．１４ｊ１９，１４１”””ｌＥ
ｏ、０ｔＥ１．０’Ｅ２．Ｏ９・・・・・・ｌ’９．０
のｔＷＡに読み出され、ディジタル変調回路３に入力
され、同期信号等の信号が付加され記録媒体１３に記録
される。
Ｄｌ、 １０３＋”２，１０３＋””” ・Ｄ９．１０
３１ＤＯ，１０２＝Ｄ１ 、１０２１ Ｄ２ 、１０２
＝゛°°°°°ＩＤ９＃１Ｉｏ２Ｉ゛°゛°°゛ＩＤ
ｏ、１１Ｄ１，１１Ｄ２，１ｐ゛°°°°ＩＤ９中ＤＯ
１０・Ｄｌ、０・Ｄ２．ＯＩ””” ＩＤ５．０・Ｃ３
ｌＣ２ＩＣ１ＴＣＯｐＥｏ 、１ｓ＋Ｅ１．１５１Ｅ２
１ ’＋５．−” ＋ Ｅｑ、 １ｓ ＊ Ｅｏ、 １
４ＩＥ１，１４１Ｅ２．１４ｊ１９，１４１”””ｌＥ
ｏ、０ｔＥ１．０’Ｅ２．Ｏ９・・・・・・ｌ’９．０
のｔＷＡに読み出され、ディジタル変調回路３に入力
され、同期信号等の信号が付加され記録媒体１３に記録
される。
一方、再生時には、記録媒体１３から読み出されたデー
タはディジタル復調回路４で復調され、バッフ７メモリ
６に記録時と同じアドレスに対応し、第２図の様なセク
タフォーマットを形成する様に格納される。それと同時
に、累積加算回路６へ入力され、記録時と同じ様な、次
代に示されるＸＯＲ累積加算が実行される。
タはディジタル復調回路４で復調され、バッフ７メモリ
６に記録時と同じアドレスに対応し、第２図の様なセク
タフォーマットを形成する様に格納される。それと同時
に、累積加算回路６へ入力され、記録時と同じ様な、次
代に示されるＸＯＲ累積加算が実行される。
”１０３’鳴、１０５■Ｄ（，１０５■男、１０３■゛
−ｏ＋Ｄ！？、１０５＝汗。”ｉ、１０３１１′＝ｌこ
。”ｉ 、 Ｉ Ｉ Ｏ’ ＝、、：ｏＤ’、 、 ０ これらの”１０３’、工１０２” ”’、”１”０’は
バッファメモリ６へ格納される。
−ｏ＋Ｄ！？、１０５＝汗。”ｉ、１０３１１′＝ｌこ
。”ｉ 、 Ｉ Ｉ Ｏ’ ＝、、：ｏＤ’、 、 ０ これらの”１０３’、工１０２” ”’、”１”０’は
バッファメモリ６へ格納される。
次に、バッファメモリ６よりｔｙ、、の各ｉに関すする
データ（各横一列）と誤り訂正用パリティＥｉ’、ｋが
読み出され、誤り訂正回路８で誤りの大きさくパターン
）と誤りの位置が計算され、この誤りの位置に対応する
バッフ７メモリ６のアドレスから誤りデータが読み出さ
れ、それに先程の誤９の大きさがＸＯＲ加算され、元の
アドレスへ再格納されることで誤り訂正が実行される。
データ（各横一列）と誤り訂正用パリティＥｉ’、ｋが
読み出され、誤り訂正回路８で誤りの大きさくパターン
）と誤りの位置が計算され、この誤りの位置に対応する
バッフ７メモリ６のアドレスから誤りデータが読み出さ
れ、それに先程の誤９の大きさがＸＯＲ加算され、元の
アドレスへ再格納されることで誤り訂正が実行される。
この後、先程の誤り位置に対応する工′がバッフ７メモ
リ５から読み出され、これに先程の誤りの大きさがＸ
ＯＲ加算サレ、 Ｆ ＣＲＣ演算用データ
に修正が加えられ元のアドレスへ再格納される。この操
作をＤ／ｉ、 、の各ｉ系列（各横一列）ごとに１回繰
り返見す。
リ５から読み出され、これに先程の誤りの大きさがＸ
ＯＲ加算サレ、 Ｆ ＣＲＣ演算用データ
に修正が加えられ元のアドレスへ再格納される。この操
作をＤ／ｉ、 、の各ｉ系列（各横一列）ごとに１回繰
り返見す。
最後に、バッフ７メモリ５よシ、従来方式の全データＤ
Ｏ，１０３，”””、Ｃ３ｊＣ２＝ＣＩ 、ｃｏ に
比べてはるかに少ないチェックデータがｒ、Ｉ’、、、
ＩＩ１． ＩＩ。、 Ｃ，、Ｃ２，Ｃ１，Ｃｏ の順
に読み出さね、ＣＲＣチェッカ６に入力され誤りの有無
がチェックされる。これによシ、誤り訂正処理完了後、
従来方式よシ短時間にＣＲＣチェックが完了する。
Ｏ，１０３，”””、Ｃ３ｊＣ２＝ＣＩ 、ｃｏ に
比べてはるかに少ないチェックデータがｒ、Ｉ’、、、
ＩＩ１． ＩＩ。、 Ｃ，、Ｃ２，Ｃ１，Ｃｏ の順
に読み出さね、ＣＲＣチェッカ６に入力され誤りの有無
がチェックされる。これによシ、誤り訂正処理完了後、
従来方式よシ短時間にＣＲＣチェックが完了する。
さらに、この結果によシ、バッファメモリ５の内容がデ
ータバス１２、インタフェース２を通してホストコンピ
ューターへ転送されたり、禁止されたシ、あるいは、デ
ータとともにＣＲＣチェックの結果が転送される。
ータバス１２、インタフェース２を通してホストコンピ
ューターへ転送されたり、禁止されたシ、あるいは、デ
ータとともにＣＲＣチェックの結果が転送される。
尚、この場合のＣＲＣ用パリティ生成多項式はバイト単
位の誤り検出用リードンロモン符号が用いられる。例え
ば、 Ｇ（３）−丁（Ｘ＋α１） ｉ＝０ ここで、αは、８次の法多項式を満たす有限体の原始元
である。
位の誤り検出用リードンロモン符号が用いられる。例え
ば、 Ｇ（３）−丁（Ｘ＋α１） ｉ＝０ ここで、αは、８次の法多項式を満たす有限体の原始元
である。
また、上述した、ＣＲＣ用検査パリティＣ８，Ｃ１゜Ｃ
２，Ｃ３は次式を満たす様に演算される。
２，Ｃ３は次式を満たす様に演算される。
発明の効果
以上の様に本発明によれば、誤り検出用ＣＲＣ符号とし
てバイト単位のリードンロモン符号を用い、データの誤
り訂正と並行してＣＲＣ処理を実行することで、誤り検
出処理の高速化と、バッフ７メモリからホストコンピュ
ータへのデータ転送前にデータの誤り検出を可能とする
ことができ、いかなるインタフェースにも対応できる装
置を実現できる。
てバイト単位のリードンロモン符号を用い、データの誤
り訂正と並行してＣＲＣ処理を実行することで、誤り検
出処理の高速化と、バッフ７メモリからホストコンピュ
ータへのデータ転送前にデータの誤り検出を可能とする
ことができ、いかなるインタフェースにも対応できる装
置を実現できる。
第１図は本発明の一実施例における符号誤り検出方法を
実現する誤り検出装置のブロック図、第２図は光ディス
クのセクタフォーマットのデータ配列図、第３図は従来
の誤り検出装置のブロック図である。 １．２１・・・・・・ホストコンピュータ、２．２２・
・・・・・インタフェース、３・・・・・・ディジタル
変調回路、４・・・・・・ディジタル復調回路、６，２
４・・・・・・バッフ７メモリ、６・・・・・・ＣＲＣ
演算用累積加算回路、７゜２３・・・・・・ＣＲＣエン
コーダ・チェッカ、８・・・山誤り訂正回路、９，１０
，１１・・・・・・切換えスイッチ１２・・・・・・デ
ータバス、１３，２７・・・・・・記録媒体、２４・・
・・・・バッファメモリ、２６・・・・・・誤り訂正エ
ンコーダ・デコーダ、２６・・・・・・ディジタル変復
調回路。
実現する誤り検出装置のブロック図、第２図は光ディス
クのセクタフォーマットのデータ配列図、第３図は従来
の誤り検出装置のブロック図である。 １．２１・・・・・・ホストコンピュータ、２．２２・
・・・・・インタフェース、３・・・・・・ディジタル
変調回路、４・・・・・・ディジタル復調回路、６，２
４・・・・・・バッフ７メモリ、６・・・・・・ＣＲＣ
演算用累積加算回路、７゜２３・・・・・・ＣＲＣエン
コーダ・チェッカ、８・・・山誤り訂正回路、９，１０
，１１・・・・・・切換えスイッチ１２・・・・・・デ
ータバス、１３，２７・・・・・・記録媒体、２４・・
・・・・バッファメモリ、２６・・・・・・誤り訂正エ
ンコーダ・デコーダ、２６・・・・・・ディジタル変復
調回路。
Claims (1)
- 光ディスクを用いた記録再生装置の誤り検出符号として
、バイト単位の誤り検出用リードソロモン符号を用い、
連続するｎ個のデータごとにｎデータＸＯＲ累積加算を
行い、その後、ｎデータ置きのｍ個のデータに関し、別
に定められたバイト単位の誤り訂正符号により、誤りの
大きさと位置を求めて誤り訂正を行い、かつ、この誤り
の位置に対応する前記ｎデータＸＯＲ累積加算結果に前
記誤りの大きさをＸＯＲ加算訂正するとともに、別のｎ
データ置きのｍ個のデータに関する誤り訂正動作を繰り
返えした後で、最終的なｍ個の訂正済のｎデータＸＯＲ
累積結果とｐ個のバイト単位の誤り検出用パリティをあ
らかじめ定められた生成多項式で除算し、その剰余が零
か非零かで誤り検出することを特徴とする符号誤り検出
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9252687A JPS63257966A (ja) | 1987-04-15 | 1987-04-15 | 符号誤り検出方法 |
| US07/180,063 US4949342A (en) | 1987-04-14 | 1988-04-11 | Code error detecting method |
| EP88303249A EP0291167B1 (en) | 1987-04-14 | 1988-04-12 | A code error detecting method |
| DE88303249T DE3887200T2 (de) | 1987-04-14 | 1988-04-12 | Verfahren zur Erfassung von Kodefehlern. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9252687A JPS63257966A (ja) | 1987-04-15 | 1987-04-15 | 符号誤り検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257966A true JPS63257966A (ja) | 1988-10-25 |
Family
ID=14056789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9252687A Pending JPS63257966A (ja) | 1987-04-14 | 1987-04-15 | 符号誤り検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257966A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267825A (ja) * | 1988-09-02 | 1990-03-07 | Mitsubishi Electric Corp | 誤り訂正回路 |
| WO1996008874A1 (en) * | 1994-09-16 | 1996-03-21 | Cirrus Logic, Inc. | Crc/edc checker system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287078A (ja) * | 1985-06-13 | 1986-12-17 | Matsushita Electric Ind Co Ltd | デイジタル信号再生装置 |
-
1987
- 1987-04-15 JP JP9252687A patent/JPS63257966A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287078A (ja) * | 1985-06-13 | 1986-12-17 | Matsushita Electric Ind Co Ltd | デイジタル信号再生装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267825A (ja) * | 1988-09-02 | 1990-03-07 | Mitsubishi Electric Corp | 誤り訂正回路 |
| WO1996008874A1 (en) * | 1994-09-16 | 1996-03-21 | Cirrus Logic, Inc. | Crc/edc checker system |
| US5592498A (en) * | 1994-09-16 | 1997-01-07 | Cirrus Logic, Inc. | CRC/EDC checker system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881232A (en) | Method and apparatus for error correction | |
| KR930001071B1 (ko) | 에러 정정회로 | |
| US4949342A (en) | Code error detecting method | |
| CA1199411A (en) | Syndrome processing unit for multibyte error correcting system | |
| US4760576A (en) | Error correction method | |
| US7171591B2 (en) | Method and apparatus for encoding special uncorrectable errors in an error correction code | |
| US20040257900A1 (en) | Data recording method, recording medium and reproduction apparatus | |
| US7243293B2 (en) | (18, 9) Error correction code for double error correction and triple error detection | |
| JPH0444447B2 (ja) | ||
| JPH11507754A (ja) | １０ビットリード−ソロモン誤り訂正モジュール用専用ａｌｕアーキテクチャ | |
| US6772385B2 (en) | Error-correcting device and decoder enabling fast error correction with reduced circuit scale | |
| KR20130112897A (ko) | 통합된 데이터 및 헤더 보호를 포함하는 인코드된 데이터의 디코딩 | |
| JPH0556050B2 (ja) | ||
| JP3260095B2 (ja) | 誤り訂正符号及び誤り検出符号の復号器並びにその復号方法 | |
| JP3306413B2 (ja) | 誤り訂正装置および誤り訂正方法 | |
| JPS63257966A (ja) | 符号誤り検出方法 | |
| JPH06232770A (ja) | ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置 | |
| JP4112520B2 (ja) | 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法 | |
| JPS63255876A (ja) | 符号誤り検出方法 | |
| JP2647646B2 (ja) | 誤り訂正方法 | |
| JP2000101447A (ja) | 誤り訂正装置および誤り訂正方法 | |
| JPH07112160B2 (ja) | 誤り訂正符号の復号方法 | |
| JPH1141113A (ja) | 誤り訂正装置 | |
| JPS60130927A (ja) | 積符号の復号方法 | |
| JPH06244741A (ja) | 誤り訂正方法 |