[go: up one dir, main page]

JPS6325765Y2 - - Google Patents

Info

Publication number
JPS6325765Y2
JPS6325765Y2 JP7603780U JP7603780U JPS6325765Y2 JP S6325765 Y2 JPS6325765 Y2 JP S6325765Y2 JP 7603780 U JP7603780 U JP 7603780U JP 7603780 U JP7603780 U JP 7603780U JP S6325765 Y2 JPS6325765 Y2 JP S6325765Y2
Authority
JP
Japan
Prior art keywords
transistor
transistors
collector
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7603780U
Other languages
Japanese (ja)
Other versions
JPS56176515U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7603780U priority Critical patent/JPS6325765Y2/ja
Publication of JPS56176515U publication Critical patent/JPS56176515U/ja
Application granted granted Critical
Publication of JPS6325765Y2 publication Critical patent/JPS6325765Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はIC化に好適であつて高周波雑音を軽
減するようにした増巾回路に関する。
[Detailed Description of the Invention] The present invention relates to an amplification circuit that is suitable for IC implementation and that reduces high frequency noise.

先ず、本考案の説明に先立ち、第1図を参照し
て増巾回路の一例について説明する。即ち、第1
図に於いて、トランジスタQ1,Q2のエミツタが
定電流回路を構成するトランジスタQ3のコレク
タに接続されて差動増巾回路DAが構成され、ト
ランジスタQ1のベースが抵抗器R1,R2及び定電
流源1に接続される。一方のトランジスタQ1
コレクタに電源端子Tを基準電位点としてダイオ
ードD1、トランジスタQ4等より成るカレントミ
ラー回路KM1が接続され、他方のトランジスタ
Q2のコレクタにダイオードD2、位相反転用トラ
ンジスタQ5等より成るカレントミラー回路KM2
が接続され、トランジスタQ5のコレクタにはダ
イオードD3、トランジスタQ6等より成るカレン
トミラー回路KM3が接続される。そして、トラ
ンジスタQ4のコレクタがトランジスタQ7のベー
ス及びコレクタに接続されると共に端子Tを基準
電位点としてトランジスタQ7,Q8によりカレン
トミラー回路KM4が構成され、トランジスタQ8
のコレクタが一方の出力用トランジスタQ9のベ
ースに接続される。更に、トランジスタQ4のコ
レクタがトランジスタQ10のベース及びコレクタ
に接続されると共に端子Tを基準電位点としてト
ランジスタQ11,Q12によりカレントミラー回路
KM5が構成され、トランジスタQ11のコレクタが
他方の出力用トランジスタQ12のベースに接続さ
れる。
First, prior to explaining the present invention, an example of an amplification circuit will be explained with reference to FIG. That is, the first
In the figure, the emitters of transistors Q 1 and Q 2 are connected to the collector of transistor Q 3 forming a constant current circuit to form a differential amplification circuit DA, and the base of transistor Q 1 is connected to resistor R 1 , Connected to R 2 and constant current source 1. A current mirror circuit KM 1 consisting of a diode D 1 , a transistor Q 4 , etc. is connected to the collector of one transistor Q 1 with the power supply terminal T as a reference potential point, and the other transistor
A current mirror circuit KM 2 consisting of a diode D 2 and a phase inversion transistor Q 5 on the collector of Q 2 .
is connected to the collector of the transistor Q5 , and a current mirror circuit KM3 consisting of a diode D3 , a transistor Q6, etc. is connected to the collector of the transistor Q5. The collector of the transistor Q 4 is connected to the base and collector of the transistor Q 7 , and the transistors Q 7 and Q 8 constitute a current mirror circuit KM 4 with the terminal T as a reference potential point, and the transistor Q 8
The collector of is connected to the base of one output transistor Q9 . Furthermore, the collector of transistor Q 4 is connected to the base and collector of transistor Q 10 , and a current mirror circuit is formed by transistors Q 11 and Q 12 with terminal T as a reference potential point.
KM 5 is configured, and the collector of transistor Q 11 is connected to the base of the other output transistor Q 12 .

又、トランジスタQ9,Q12がコンプリメンタリ
プツシユプル接続され、そのコレクタに負荷とし
てのスピーカSpが接続されると共に、トランジ
スタQ2のベースとの間に負帰還用抵抗器R5接続
され、抵抗器R5とトランジスタQ2のベースと接
続中点と接地との間に抵抗器R6とコンデンサC2
の直列回路が接続される。
The transistors Q9 and Q12 are connected in a complementary push-pull configuration, and the speaker Sp is connected to the collector of the transistor Q9. A negative feedback resistor R5 is connected between the collector and the base of the transistor Q2 . A resistor R6 and a capacitor C2 are connected between the connection point between the resistor R5 and the base of the transistor Q2 and the ground.
A series circuit of these is connected.

更に、エミツタ接地のトランジスタQ13が設け
られ、トランジスタQ13のコレクタ及びベースに
トランジスタQ14のベース及びエミツタが接続さ
れ、トランジスタQ14のコレクタがトランジスタ
Q15のベース及びコレクタに接続されると共に、
接地を基準電位点としてトランジスタQ3,Q15
Q16によりカレントミラー回路KM6が構成され
る。そして、トランジスタQ16のコレクタにダイ
オードD4,D5が接続され、このダイオードD4
D5を基準電圧源としてトランジスタQ17,Q18
びダイオードD6により定電圧回路が構成され、
その出力端がトランジスタQ10,Q11のカレント
ミラー回路KM5の基準電位点とされる。
Furthermore, a transistor Q13 with a common emitter is provided, the base and emitter of a transistor Q14 are connected to the collector and base of the transistor Q13 , and the collector of the transistor Q14 is connected to the collector and the base of the transistor Q13 .
Connected to the base and collector of Q 15 ,
Transistors Q 3 , Q 15 , with the ground as the reference potential point
Q 16 constitutes a current mirror circuit KM 6 . Diodes D 4 and D 5 are connected to the collector of transistor Q 16 , and these diodes D 4 and D 5 are connected to the collector of transistor Q 16 .
A constant voltage circuit is configured with transistors Q 17 and Q 18 and diode D 6 using D 5 as a reference voltage source.
The output terminal thereof is used as the reference potential point of the current mirror circuit KM 5 of the transistors Q 10 and Q 11 .

このような構成によれば、トランジスタQ13
コレクタ電流の変化がトランジスタQ14によつて
トランジスタQ13のベースに負帰還されるので、
トランジスタQ13のコレクタ電流が一定となると
共に、これによりトランジスタQ14のコレクタ電
流も一定となる。そして、トランジスタQ15
Q16はカレントミラー回路KM6を構成しているの
で、トランジスタQ14のコレクタ電流が一定であ
れば、トランジスタQ16のコレクタ電流も一定と
なつてダイオードD4,D5には一定の基準電圧が
得られる。
According to such a configuration, a change in the collector current of transistor Q13 is negatively fed back to the base of transistor Q13 by transistor Q14 , so that
The collector current of transistor Q 13 becomes constant, and as a result, the collector current of transistor Q 14 also becomes constant. And transistor Q 15 ,
Since Q 16 constitutes a current mirror circuit KM 6 , if the collector current of transistor Q 14 is constant, the collector current of transistor Q 16 is also constant, and diodes D 4 and D 5 have a constant reference voltage. is obtained.

そして、トランジスタQ17において抵抗器R7
両端子間の電圧がダイオードD4,D5の基準電圧
と比較され、その比較出力がトランジスタQ18
供給されてトランジスタQ18のエミツタ・コレク
タ間インピーダンスが制御されるので、トランジ
スタQ10,Q11のエミツタは端子Tの電位+Vccに
対して一定の電位とされる。尚、トランジスタ
Q17のベース・エミツタ間電圧とダイオードD6
両端子間電圧は夫々等しいので、トランジスタ
Q10,Q11のエミツタの電位はトランジスタQ17
ベース電位に等しい。
Then, in transistor Q 17 , the voltage between both terminals of resistor R 7 is compared with the reference voltage of diodes D 4 and D 5 , and the comparison output is supplied to transistor Q 18 to determine the emitter-collector impedance of transistor Q 18 . is controlled, the emitters of transistors Q 10 and Q 11 are kept at a constant potential with respect to the potential of terminal T +Vcc. Furthermore, the transistor
Since the voltage between the base and emitter of Q 17 and the voltage between both terminals of diode D 6 are equal, the transistor
The emitter potential of Q 10 and Q 11 is equal to the base potential of transistor Q 17 .

又、トランジスタQ3,Q15がカレントミラー回
路KM6の一部であり、トランジスタQ16のコレク
タ電流が一定であるので、トランジスタQ3のコ
レクタ電流I3も一定となり、トランジスタQ3は吸
い込み型の定電流源として作用する。
Furthermore, since the transistors Q 3 and Q 15 are part of the current mirror circuit KM 6 and the collector current of the transistor Q 16 is constant, the collector current I 3 of the transistor Q 3 is also constant, and the transistor Q 3 is a sink type. Acts as a constant current source.

そして、定電流源1より第2図Aに示す如き入
力信号Siが供給されると、この信号Siはトランジ
スタQ1,Q2により電流増巾され、その出力電流
がトランジスタQ5に供給されて、トランジスタ
Q5には第2図Bに示すようなコレクタ電流I5が流
れる。但し、この電流I5のうちIdは直流成分、Ia
は入力信号Siによる交流分である。
When an input signal Si as shown in FIG. 2A is supplied from the constant current source 1, the current of this signal Si is amplified by the transistors Q 1 and Q 2 , and the output current is supplied to the transistor Q 5 . , transistor
A collector current I5 as shown in FIG. 2B flows through Q5 . However, of this current I5 , Id is the DC component, and Ia
is the alternating current component due to the input signal Si.

そして、直流成分IdはトランジスタQ3のコレ
クタ電流I3の1/2に等しいと共にトランジスタQ6
はトランジスタQ5と逆位相で動作し、I6の直流成
分はやはりIdとなり、この直流成分Idと信号−Ia
がトランジスタQ6に電流I6として流れる。従つ
て、残る交流分2IaはトランジスタQ7,Q10を流
れることとなり、交流分2Iaのうち正の半サイク
ルは第2図Cに示すようにトランジスタQ10のコ
レクタ電流I10となり、負の半サイクルは第2図
Dに示すようにトランジスタQ7のコレクタ電流I7
となる。即ち、I4=Idの時には電流I4は電流I6
なつてトランジスタQ6に流れるが、I4>Idの時に
はその増加分(交流分Iaの正の半サイクル)は電
流I10となつてトランジスタQ10に流れ、I5<Idの
時にはその減少分(交流分Iaの負の半サイクル)
はトランジスタQ7からの電流I7によつて電流I6
一部となさしめる。
Then, the DC component Id is equal to 1/2 of the collector current I3 of transistor Q3 , and the DC component Id is equal to 1/2 of the collector current I3 of transistor Q3 .
operates in opposite phase to transistor Q 5 , and the DC component of I 6 is also Id, and this DC component Id and signal −Ia
flows through transistor Q6 as current I6 . Therefore, the remaining AC component 2Ia flows through the transistors Q 7 and Q 10 , and the positive half cycle of the AC component 2Ia becomes the collector current I 10 of the transistor Q 10 as shown in FIG. 2C, and the negative half The cycle begins with the collector current I 7 of transistor Q 7 as shown in Figure 2D.
becomes. That is, when I 4 = Id, current I 4 becomes current I 6 and flows through transistor Q 6 , but when I 4 > Id, the increase (positive half cycle of AC component Ia) becomes current I 10 . flows into transistor Q 10 , and when I 5 < Id, its decrease (negative half cycle of AC component Ia)
is made part of the current I6 by the current I7 from the transistor Q7 .

更に、トランジスタQ10,Q11はカレントミラ
ー回路KM5を構成しているので、トランジスタ
Q11には第2図Cに示すように電流I10に等しい電
流I11が流れると共に、このコレクタ電流I11はト
ランジスタQ12のベース電流でもあるので、トラ
ンジスタQ12には入力信号Siの正の半サイクルに
対応したコレクタ電流が流れる。又、同様にして
トランジスタQ8には第2図Dに示すように電流I7
に等しいコレクタ電流I8が流れ、従つてトランジ
スタQ9には入力信号Siの負の半サイクル期間に
その負の半サイクルに対応したコレクタ電流が流
れる。従つて、トランジスタQ12,Q9はB級プツ
シユプル増巾を行うこととなり、スピーカSpに
は入力信号Siの増巾された出力が供給されること
になる。
Furthermore, since transistors Q 10 and Q 11 constitute a current mirror circuit KM 5 ,
As shown in FIG. 2C , a current I 11 equal to the current I 10 flows through Q 11, and since this collector current I 11 is also the base current of transistor Q 12 , the positive input signal Si A collector current corresponding to a half cycle of flows. Similarly, a current I 7 is applied to the transistor Q 8 as shown in FIG. 2D.
A collector current I 8 equal to , therefore, flows through the transistor Q 9 during a negative half cycle period of the input signal Si, and a collector current corresponding to the negative half cycle flows through the transistor Q 9 . Therefore, the transistors Q 12 and Q 9 perform class B push-pull amplification, and the amplified output of the input signal Si is supplied to the speaker Sp.

尚、上述したB級プツシユプル増巾器にあつて
はトランジスタQ4,Q6のコレクタからトランジ
スタQ8,Q11のベース側を見たインピーダンスは
高インピーダンスであり、トランジスタQ4,Q6
によつて定電流駆動している。
In addition, in the case of the above-mentioned class B push-pull amplifier, the impedance seen from the collectors of transistors Q 4 and Q 6 to the base side of transistors Q 8 and Q 11 is high impedance, and the impedance of transistors Q 4 and Q 6 is high.
It is driven by constant current.

又、B級プツシユプル増巾器は通常ICにて構
成され、そのトランジスタとしては高周波用トラ
ンジスタが使用され、低周波の入力信号Si(第2
図A)を増巾している。
In addition, class B push-pull amplifiers are usually composed of ICs, and high-frequency transistors are used as the transistors, and the low-frequency input signal Si (second
Figure A) has been enlarged.

ところで、この高周波用トランジスタは高周波
特性が過渡に良好であるので、上述のようにして
低周波増巾回路に適用すると、数百kHzもの高域
に可成り伸びる広帯域特性、即ち、抵抗器R5
R6等による負帰還回路を構成した場合は、1M
Hz、構成しない場合には200KHz程度の上限周波
数を有する増巾回路となり、スピーカSpのリー
ド線等から高周波の雑音が発生し、低周波増巾回
路をラジオ受信機に使用した場合にあつては高周
波の雑音がバーアンテナ等へ帰還されてしまうの
で、ラジオ受信機の雑音の主因となつたり、S/
Nが劣化してしまう欠点がある。
By the way, this high-frequency transistor has good transient high-frequency characteristics, so when applied to a low-frequency amplification circuit as described above, it has wide-band characteristics that extend considerably to a high frequency range of several hundred kHz, that is, resistor R 5
When configuring a negative feedback circuit using R6 etc., 1M
Hz, if not configured, it becomes an amplification circuit with an upper limit frequency of about 200KHz, and high frequency noise is generated from the speaker Sp lead wire, etc., and when a low frequency amplification circuit is used in a radio receiver. Since high frequency noise is fed back to the bar antenna etc., it becomes the main cause of noise in radio receivers,
There is a drawback that N deteriorates.

そこで従来にあつても出力段にフイルタを挿入
し、スピーカSpのリード線に高周波の雑音が重
畳されないようにしていたが、このフイルタを設
けるのは煩雑であり、いきおい増巾回路を使用し
たラジオ受信機等が高価となつてしまう。
Therefore, in the past, a filter was inserted in the output stage to prevent high-frequency noise from being superimposed on the lead wire of the speaker Sp, but installing this filter was complicated, and radios using a live amplification circuit Receivers etc. become expensive.

斯かる点に鑑み、本考案は容易にIC化するこ
とのできる少容量のコンデンサを使用して上述し
た高周波の雑音を軽減するようにした増巾回路を
提供せんとするものである。
In view of this, the present invention aims to provide an amplification circuit that reduces the above-mentioned high frequency noise by using a small capacitance capacitor that can be easily integrated into an IC.

以下に、第3図の回路図及び第4図の特性曲線
図をも参照して本考案による増巾回路の一実施例
につき詳細に説明するも、上述した第1図と対応
する部分には同一符号を付してその重複説明を省
略する。
Hereinafter, one embodiment of the amplifier circuit according to the present invention will be explained in detail with reference to the circuit diagram in FIG. 3 and the characteristic curve diagram in FIG. 4, but the parts corresponding to those in FIG. The same reference numerals are used to omit redundant explanation.

即ち、本考案は最終出力段の入力インピーダン
スの高いトランジスタ回路としてのトランジスタ
Q8,Q11の駆動用の第1のトランジスタとしての
トランジスタQ4,Q6と並例にこの第1のトラン
ジスタと同様の第2のトランジスタQ19,Q20
別に接続し、第2のトランジスタQ19,Q20の出
力端としてのトランジスタQ19,Q20のコレクタ
の接続中点よりコンデンサCを通じて増巾器の前
段の増巾段の逆位相点としてのトランジスタQ2
のベースに出力信号の一部を帰還させることによ
り増巾回路の雑音の主因となると共にS/N劣化
を招く高周波成分を除去するようにしたものであ
る。
That is, the present invention uses a transistor as a transistor circuit with high input impedance in the final output stage.
In parallel to the transistors Q 4 and Q 6 as the first transistors for driving Q 8 and Q 11 , second transistors Q 19 and Q 20 similar to these first transistors are connected separately, and the second Transistors Q 19 and Q 20 as output terminals of transistors Q 19 and Q 20 are connected from the midpoint of their collectors through capacitor C to transistor Q 2 as an opposite phase point of the amplifier stage in front of the amplifier.
By feeding back a part of the output signal to the base of the amplifier circuit, high frequency components, which are the main cause of noise in the amplifier circuit and cause S/N deterioration, are removed.

即ち、上述の増巾回路によれば、P点を接続中
点として接続された数十kΩ以上の一対の抵抗器
R1とR2との比で出力段の直流電位VA、即ち点A
の電位の定めると同時に増巾回路の入力インピー
ダンスを定める。又、抵抗器R5,R6及びコンデ
ンサC2により負帰還ループが構成されるとトラ
ンジスタQ4,Q6,Q19,Q20のコレクタ電流は殆
んど同一となり、トランジスタQ19,Q20のコレ
クタ電位はR3とR4との比で定められ、トランジ
スタQ19,Q20の負荷はR3とR4との並列抵抗とな
る。更に、トランジスタQ19,Q20の電流は駆動
用トランジスタQ4,Q6の電流と同一であり、ト
ランジスタQ4,Q6,Q19,Q20にて所定の利得が
得られる。
That is, according to the amplification circuit described above, a pair of resistors of tens of kΩ or more are connected with the point P as the midpoint of the connection.
The DC potential V A of the output stage is the ratio of R 1 and R 2 , that is, point A
At the same time as determining the potential of , the input impedance of the amplifier circuit is determined. Furthermore, when a negative feedback loop is formed by resistors R 5 , R 6 and capacitor C 2 , the collector currents of transistors Q 4 , Q 6 , Q 19 , and Q 20 are almost the same, and transistors Q 19 , Q 20 The collector potential of is determined by the ratio of R 3 and R 4 , and the load of transistors Q 19 and Q 20 is the parallel resistance of R 3 and R 4 . Further, the currents of the transistors Q 19 and Q 20 are the same as the currents of the driving transistors Q 4 and Q 6 , and a predetermined gain can be obtained in the transistors Q 4 , Q 6 , Q 19 , and Q 20 .

そして、抵抗器R3とR4の接続中点及びトラン
ジスタQ19,Q20のコレクタの接続中点から少容
量例えば6PF程度のコンデンサCを介して前段の
増巾段、即ち差動増巾回路DAの逆位相点として
のトランジスタQ2のベースに負帰還を施すこと
により増巾回路全体の高域成分をカツトする。尚
この高域のカツトオフ条件はトランジスタQ19
Q20の利得と負帰還用コンデンサCの容量とで定
められる。又、この負帰還は駆動用トランジスタ
Q4,Q6の動作には殆んど影響を与えることなく、
トランジスタQ4,Q6の出力インピーダンスは高
いままであり、トランジスタQ4,Q6は次段のト
ランジスタQ8,Q11にて構成される入力インピー
ダンスの高いB級プツシユプル増巾段を定電流駆
動している。
Then, from the midpoint of connection between resistors R 3 and R 4 and the midpoint of connection between the collectors of transistors Q 19 and Q 20 , a capacitor C of a small capacity, for example, about 6PF is connected to the previous amplification stage, that is, the differential amplification circuit. By applying negative feedback to the base of transistor Q2 , which is the opposite phase point of the DA, high-frequency components of the entire amplifier circuit are cut. The cut-off condition for this high frequency range is the transistor Q 19 ,
It is determined by the gain of Q20 and the capacity of the negative feedback capacitor C. Also, this negative feedback is caused by the drive transistor.
It has almost no effect on the operation of Q 4 and Q 6 ,
The output impedance of transistors Q 4 and Q 6 remains high, and transistors Q 4 and Q 6 drive the next-stage class B push-pull amplifier stage with high input impedance consisting of transistors Q 8 and Q 11 with a constant current. are doing.

これにより、トランジスタQ1,Q2からトラン
ジスタQ4,Q6迄の増巾回路は第4図の曲線2に
示すように上限の周波数が50kHz程度で等価的に
高域成分のカツトされた特性となり、冒頭にて述
べたような高周波の雑音は可成りカツトされる。
尚、コンデンサCは接続するが抵抗器R5,R6
による負帰還回路を構成しない場合には曲線3に
示すように上限周波数は10kHz程度である。一方
従来例で述べたように、抵抗器R5,R6等により
負帰還回路は構成するもコンデンサCを接続しな
い場合には曲線4に示すように上限周波数1MHz
程度であり、又抵抗器R5,R6等による負帰還回
路を構成せずコンデンサCも接続しない場合には
曲線5に示すように上限周波数は200kHz程度で
あり、コンデンサCを接続しない場合には高域周
波数の雑音が生ずることが第4図の特性曲線図か
らも分かる。
As a result, the amplifier circuit from transistors Q 1 and Q 2 to transistors Q 4 and Q 6 has a characteristic in which the upper limit frequency is approximately 50 kHz, and the high frequency components are equivalently cut, as shown in curve 2 in Figure 4. Therefore, the high frequency noise mentioned at the beginning is considerably cut out.
Incidentally, when the capacitor C is connected but a negative feedback circuit is not formed by resistors R 5 , R 6 etc., the upper limit frequency is about 10 kHz as shown in curve 3. On the other hand, as described in the conventional example, although a negative feedback circuit is configured with resistors R5 , R6, etc., if capacitor C is not connected, the upper limit frequency is 1MHz as shown in curve 4.
In addition, if a negative feedback circuit with resistors R5 , R6 , etc. is not configured and capacitor C is not connected, the upper limit frequency is about 200kHz, as shown in curve 5, and if capacitor C is not connected, It can also be seen from the characteristic curve diagram in FIG. 4 that high frequency noise is generated.

斯くして、本考案による増巾回路によれば、最
終出力段の入力インピーダンスが高いトランジス
タ回路の駆動用の第1のトランジスタに並列に第
1のトランジスタと同様の第2のトランジスタを
接続し、駆動用の第1のトランジスタに比例した
出力電流が得られる第2のトランジスタの出力端
よりコンデンサを通じて前段の増巾段の逆位相点
に信号を帰還させることにより高域周波数成分を
除去させるので、高周波トランジスタを使用した
ICにあつても高周波特性は過度に良好となるこ
となくスピーカのリード線から高周波の雑音が発
生しラジオ受信機に適用した際高周波の雑音がバ
ーアンテナ等へ帰還されることなく雑音が生じた
りS/Nが劣化することは未然に確実に回避され
る。
Thus, according to the amplifier circuit according to the present invention, a second transistor similar to the first transistor is connected in parallel to the first transistor for driving a transistor circuit having a high input impedance in the final output stage, High frequency components are removed by feeding back the signal from the output terminal of the second transistor, which provides an output current proportional to that of the first transistor for driving, through a capacitor to the opposite phase point of the preceding amplification stage. using high frequency transistors
Even if it is an IC, the high frequency characteristics will not be excessively good and high frequency noise will be generated from the speaker lead wire.When applied to a radio receiver, the high frequency noise will not be returned to the bar antenna etc. and noise will be generated. Deterioration of S/N is reliably avoided.

尚、最終出力段からコンデンサCを介して前段
の増巾段へ負帰還をかけることも考慮できるが、
この場合にあつてはコンデンサCの容量が大きく
なつてIC内にて構成することができず外付けと
なつてしまうので増巾回路をIC化する際に好ま
しくなく、最終出力段とはいうものの実質上駆動
段から負帰還をかけねばならない。
It is also possible to consider applying negative feedback from the final output stage to the previous amplification stage via capacitor C.
In this case, the capacitance of capacitor C becomes large and it cannot be configured within the IC and is attached externally, which is not preferable when implementing the amplifier circuit into an IC, and although it is used as the final output stage, In effect, negative feedback must be applied from the drive stage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の増巾回路の一例の回路図、第2
図は第1図の動作説明に供する波形図、第3図は
本考案による増巾回路の一実施例の回路図、第4
図は第3図の増巾回路の周波数特性曲線図であ
る。 Q4,Q6は第1のトランジスタ、Q19,Q20は第
2のトランジスタ、Cはコンデンサ、Pは逆位相
点である。
Figure 1 is a circuit diagram of an example of a conventional amplifier circuit;
1 is a waveform diagram for explaining the operation of FIG. 1, FIG. 3 is a circuit diagram of an embodiment of the amplifier circuit according to the present invention, and FIG.
The figure is a frequency characteristic curve diagram of the amplifier circuit of FIG. 3. Q 4 and Q 6 are first transistors, Q 19 and Q 20 are second transistors, C is a capacitor, and P is an opposite phase point.

Claims (1)

【実用新案登録請求の範囲】 入力段としての差動増幅器と、この差動増幅器
の出力端に各々のベースが接続される第1及び第
2のトランジスタと、上記第1のトランジスタに
より駆動され、その出力端から上記差動増幅器に
負帰還がかけられるB級プツシユプル接続とされ
た入力インピーダンスの高い出力段とを備え、 上記第2のトランジスタの出力端と、上記第2
のトランジスタの出力に対して負帰還となるよう
な上記差動増幅器の入力端との間にコンデンサを
接続した増巾回路。
[Claims for Utility Model Registration] A differential amplifier as an input stage, first and second transistors whose bases are connected to the output terminal of the differential amplifier, and driven by the first transistor, an output stage with a high input impedance and a class B push-pull connection from which negative feedback is applied to the differential amplifier from the output end of the second transistor;
an amplifier circuit in which a capacitor is connected between the input terminal of the differential amplifier and the input terminal of the differential amplifier to provide negative feedback to the output of the transistor;
JP7603780U 1980-05-30 1980-05-30 Expired JPS6325765Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7603780U JPS6325765Y2 (en) 1980-05-30 1980-05-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7603780U JPS6325765Y2 (en) 1980-05-30 1980-05-30

Publications (2)

Publication Number Publication Date
JPS56176515U JPS56176515U (en) 1981-12-26
JPS6325765Y2 true JPS6325765Y2 (en) 1988-07-13

Family

ID=29438694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7603780U Expired JPS6325765Y2 (en) 1980-05-30 1980-05-30

Country Status (1)

Country Link
JP (1) JPS6325765Y2 (en)

Also Published As

Publication number Publication date
JPS56176515U (en) 1981-12-26

Similar Documents

Publication Publication Date Title
US6417735B1 (en) Amplifier with bias compensation using a current mirror circuit
US4000474A (en) Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics
US3462698A (en) All npn transistor dc amplifier
US2943266A (en) Transistor amplifier circuit
US4290026A (en) Power amplifier whose bias voltage changes depending on power supply voltage
JPS6325765Y2 (en)
JP3338847B2 (en) Class D power amplifier
US4318050A (en) AM Detecting circuit
JPH0527282B2 (en)
JPS631768B2 (en)
JP2623954B2 (en) Variable gain amplifier
JPS6228087Y2 (en)
JPS6115619Y2 (en)
US4027272A (en) Amplifier
JPH0161247B2 (en)
JPH0439921B2 (en)
JPS5827539Y2 (en) audio amplifier
JPH036022Y2 (en)
JPS6043682B2 (en) signal amplifier
JPS6210906A (en) Transistor amplifier
JPH01268302A (en) Amplifier circuit
JPS6123687B2 (en)
JPS59813Y2 (en) amplifier circuit
JPH0716138B2 (en) Amplifier circuit device
JPH0110005Y2 (en)