JPS63236359A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63236359A JPS63236359A JP6882387A JP6882387A JPS63236359A JP S63236359 A JPS63236359 A JP S63236359A JP 6882387 A JP6882387 A JP 6882387A JP 6882387 A JP6882387 A JP 6882387A JP S63236359 A JPS63236359 A JP S63236359A
- Authority
- JP
- Japan
- Prior art keywords
- type
- gaas
- base
- layer
- 2deg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 4
- 239000000969 carrier Substances 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 239000004047 hole gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、二次元状担体をベース層に用いるバイポーラ
型トランジスタに係り、特にｒ’ｂｂ’領域、ベース・
コレクタ耐圧向上、或いはカットオフ周波数ｆＴ向上に
好適な二次元電子ガスヘテロ接合バイポーラトランジス
タに関する。
型トランジスタに係り、特にｒ’ｂｂ’領域、ベース・
コレクタ耐圧向上、或いはカットオフ周波数ｆＴ向上に
好適な二次元電子ガスヘテロ接合バイポーラトランジス
タに関する。
砒化ガリウム（ＧａＡｓ）とアルミニウム砒化ガリウム
（Ａ Ｑ ｘ Ｇ ａ Ｌ−Ｘ Ａ Ｓ ）とのヘテロ
接合界面に形成される２次元状担体をベース層に用いた
新構造のＨＢＴ（総称として２０ＥＧ−ＨＢＴと呼ぶ）
を既に特許出願している（特願昭６０−１６４１２６号
、特願昭６０−１６４１２８号、特願昭６１−４０２４
４号）。またこれらの出願は、特開昭６０−１３４４７
９号において接合型ゲート構造（同公開特許公報第５，
６図で、ゲート１３がｐ型Ａ Ｑ ＧａＡｓ、またはＧ
ａ Ａ ｓである場合に対応する）とした場合の特有
の作用を用いた新原理に基づくバイポーラトランジスタ
と云うこともできる。
（Ａ Ｑ ｘ Ｇ ａ Ｌ−Ｘ Ａ Ｓ ）とのヘテロ
接合界面に形成される２次元状担体をベース層に用いた
新構造のＨＢＴ（総称として２０ＥＧ−ＨＢＴと呼ぶ）
を既に特許出願している（特願昭６０−１６４１２６号
、特願昭６０−１６４１２８号、特願昭６１−４０２４
４号）。またこれらの出願は、特開昭６０−１３４４７
９号において接合型ゲート構造（同公開特許公報第５，
６図で、ゲート１３がｐ型Ａ Ｑ ＧａＡｓ、またはＧ
ａ Ａ ｓである場合に対応する）とした場合の特有
の作用を用いた新原理に基づくバイポーラトランジスタ
と云うこともできる。
以上の特許出願にて述べられているトランジスタを総称
して２ＤＥＧ−ＨＢＴと呼ぶ。
して２ＤＥＧ−ＨＢＴと呼ぶ。
本発明は、２ＤＥＧ−ＨＢＴのベース抵抗ｒｂｂ’ を
従来の２ＤＥＧ−ＨＢＴの約１７３にでき、ベース・コ
レクタ間の高耐圧化或いは高いカットオフ周波数を与え
る構造についての２ＤＥＧ−ＨＢＴの改良に関する。
従来の２ＤＥＧ−ＨＢＴの約１７３にでき、ベース・コ
レクタ間の高耐圧化或いは高いカットオフ周波数を与え
る構造についての２ＤＥＧ−ＨＢＴの改良に関する。
上記特許出願の構造において、Ｇ ａ Ａ ｓ／Ａｌ２
ＧａＡｓ、ヘテロ界面の２次元電子ガスをベースに用い
るとき、ベース・コレクタ走行時間ｔ２は係数、ＷＢは
ベース膜厚、Ｘｖはコレクタ膜厚、ｖ、ｇは正孔飽和の
速度である。右辺第１項は２次元電子層の通過時間で約
０．０５ｐｓｅｃ、第２項はｐ−ＱａＡｓコレクタ層が
３０００人の場合約１．５０ｐｓｅｃである。
ＧａＡｓ、ヘテロ界面の２次元電子ガスをベースに用い
るとき、ベース・コレクタ走行時間ｔ２は係数、ＷＢは
ベース膜厚、Ｘｖはコレクタ膜厚、ｖ、ｇは正孔飽和の
速度である。右辺第１項は２次元電子層の通過時間で約
０．０５ｐｓｅｃ、第２項はｐ−ＱａＡｓコレクタ層が
３０００人の場合約１．５０ｐｓｅｃである。
即ち、従来の２ＤＥＧ−ＨＢＴのｔｄｌはほとんどすべ
てｐ−型Ｇ ａ Ａ ｓコレクタ層走行時間により支配
されている。
てｐ−型Ｇ ａ Ａ ｓコレクタ層走行時間により支配
されている。
ｔ、ｉ を更に小さくしようとすると、ｐ−型ＧａＡ
ｓコレクタ層の薄膜化（ｘ ｖ→小）が最も効果的であ
るが、従来の２０ＥＧ−ＨＢＴの場合、１５００〜２０
００人が下限である。
ｓコレクタ層の薄膜化（ｘ ｖ→小）が最も効果的であ
るが、従来の２０ＥＧ−ＨＢＴの場合、１５００〜２０
００人が下限である。
又、従来の２ＤＥＧ−ＨＢＴの場合単一の２ＤＥＣを用
いているので、室温でのベースシート抵抗ρＢはＩＫΩ
／口程度程度る。
いているので、室温でのベースシート抵抗ρＢはＩＫΩ
／口程度程度る。
本発明の目的は、コレクタ層薄膜化に適し、ベースシー
ト抵抗低減に有効なデバイス構造を提供することにある
。
ト抵抗低減に有効なデバイス構造を提供することにある
。
即ち、上記目的は、２ＤＥＧを３ケ形成することで、
（１）ベースシート抵抗を３３０Ω／口（室温）にでき
（２）ｐ−型コレクタ層を７００人程人程で薄膜化する
ことが可能となる。
ことが可能となる。
更に、ｐ−型コレクタ層をｐ−型ＡΩＧａＡｓの様に広
い禁止帯を有する材料におきかえることでｐ−型コレク
タ層を５００人程人程で薄膜化できる。
い禁止帯を有する材料におきかえることでｐ−型コレク
タ層を５００人程人程で薄膜化できる。
第１図（ａ）、（ｂ）、（ｃ）、（ｄ）に各々本発明の
２ＤＥＧ−ＨＢＴのデバイス断面構造（第１図（ａ））
と対応するエネルギーバンド図（第１図（ｂ）、（Ｑ）
、（ｄ）’）を示す。
２ＤＥＧ−ＨＢＴのデバイス断面構造（第１図（ａ））
と対応するエネルギーバンド図（第１図（ｂ）、（Ｑ）
、（ｄ）’）を示す。
４０は半絶縁性ＧａＡｓ基板、４１はｐ÷型ＧａＡｓ、
４２’はアンドープａａＡｓ （ｐ−コレクタ層）４３
′はｎ型Ａ Ｑ ＧａＡｓ層（ドーピング３Ｘ１０１’
国−３膜厚６０人程度）４２はアンドープＧ ａ Ａ
ｓで１００人、４３はｎ型ＡｊｌＧａＡｓ。
４２’はアンドープａａＡｓ （ｐ−コレクタ層）４３
′はｎ型Ａ Ｑ ＧａＡｓ層（ドーピング３Ｘ１０１’
国−３膜厚６０人程度）４２はアンドープＧ ａ Ａ
ｓで１００人、４３はｎ型ＡｊｌＧａＡｓ。
４５はｐ型Ａ １２ ｘＧａｚ−、Ａｓ （０≦、Ｘ≦
１）２４はベース電極メタル、２５はエミッタ電極メタ
ル、２６はコレクタ電極メタル、５９は２次元電子ガス
である。
１）２４はベース電極メタル、２５はエミッタ電極メタ
ル、２６はコレクタ電極メタル、５９は２次元電子ガス
である。
特に、アンドープＧ ａ Ａ ｓ ４２中に形成される
２０ＥＧは４３及び４３′の両方から担体を供給される
ので２ＤＥＧシート抵抗（１４Ω／口）は通常の約半分
（〜５００Ω／口）になる。
２０ＥＧは４３及び４３′の両方から担体を供給される
ので２ＤＥＧシート抵抗（１４Ω／口）は通常の約半分
（〜５００Ω／口）になる。
又、４２′側に形成される２ＤＥＧは４３′のｎ型Ａ
Ｑ ＧａＡｓ層から形成されている。この様に２ＤＥＧ
ベ一ス層を３層化するとベース・シート抵抗は従来の約
１／３になるが、ベース膜厚は２６０人程Ｐａ従来のＷ
ａ （＝ １００人）の２．６ｐ ｓｅｅからＱ、３３
８ｐｓｅｃと約６倍大きくなる。
Ｑ ＧａＡｓ層から形成されている。この様に２ＤＥＧ
ベ一ス層を３層化するとベース・シート抵抗は従来の約
１／３になるが、ベース膜厚は２６０人程Ｐａ従来のＷ
ａ （＝ １００人）の２．６ｐ ｓｅｅからＱ、３３
８ｐｓｅｃと約６倍大きくなる。
又、ベースコレクタ間耐圧を向上させるには、第１図（
ｃ）に示す様に、ｐ−Ｇ ａ Ａ ｓ 層４２′を１０
０〜２００人程度にし、その他のｐ−コレクタ層はｐ−
型Ａ Ｑ ｘＧａｘ−ｘＡｓ５０におきかえることで更
に向上する。又、この場合ＡＱ組成比Ｘをｇｒａｄｅｄ
にして第１図（ｄ）の様にすることも可能である。即ち
、２ＤＥＧ側のＡＱ組成比Ｘを大きく （０，２〜０．
４５） 、ｐ十型コレクタ層４１側のＸを小さく（〜ｏ
、０）することが可能である。
ｃ）に示す様に、ｐ−Ｇ ａ Ａ ｓ 層４２′を１０
０〜２００人程度にし、その他のｐ−コレクタ層はｐ−
型Ａ Ｑ ｘＧａｘ−ｘＡｓ５０におきかえることで更
に向上する。又、この場合ＡＱ組成比Ｘをｇｒａｄｅｄ
にして第１図（ｄ）の様にすることも可能である。即ち
、２ＤＥＧ側のＡＱ組成比Ｘを大きく （０，２〜０．
４５） 、ｐ十型コレクタ層４１側のＸを小さく（〜ｏ
、０）することが可能である。
この様に、ベース層を２ Ｄ Ｅ Ｇの３層構造にする
ことで。
ことで。
（１）ベースは抵抗を約１７３にできる。
（２）ｐ−型コレクタ層を薄膜化（〜７００人）できる
。
。
更に、ｐ−型コレクタ層を上記の如くｐ−型ＡＱＧａＡ
ｓＭにおきかえることで、ペースコレクタ間アバランシ
ェ破壊電圧を大きくすることができ、その結果として （３）ｐ−型コレクタ層を更に薄膜化（〜５００人）で
きる。
ｓＭにおきかえることで、ペースコレクタ間アバランシ
ェ破壊電圧を大きくすることができ、その結果として （３）ｐ−型コレクタ層を更に薄膜化（〜５００人）で
きる。
ｐ Ｓｅｅから０．２５ｐｓｓｃと約１／６に小さくす
ることが可能になりベース層が約２．６倍厚くなった効
果をとり入れてもベース走行時ｔｄ１は０．５８１１１
ｐ ｓｅｅとなり従来の２ＤＥＧ−ＨＢＴの約１／３に
なる。
ることが可能になりベース層が約２．６倍厚くなった効
果をとり入れてもベース走行時ｔｄ１は０．５８１１１
ｐ ｓｅｅとなり従来の２ＤＥＧ−ＨＢＴの約１／３に
なる。
即ち、本発明により従来の２ＤＥＧ−ＨＢＴに比べ
（１）ベース抵抗を約１／３
（２）真性カットオフ周波数ｆｔ＋を約３倍にすること
ができ、 通常のｎｐｎ型ＨＢＴと比較して、約６倍程度の高速化
が可能となる。
ができ、 通常のｎｐｎ型ＨＢＴと比較して、約６倍程度の高速化
が可能となる。
以下本発明の実施例を通して更に詳しく本発明を説明す
る。
る。
実施例１
第１図（ａ）にＧ ａ Ａ ｓ ／Ａ Ｑ ＧａＡＳヘ
テロ接合を用いたｐｎｐ型２ＤＥＧ−ＨＢＴの試作例を
示す。
テロ接合を用いたｐｎｐ型２ＤＥＧ−ＨＢＴの試作例を
示す。
半絶縁性ＧａＡｓ基板４ｏ上にＭＢＥ （分子線エピタ
キシー； Ｍｏ１ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ ）法を用いてＢｅをＩＸＩＯ１９ａｍ−δ含有す
るｐ＋Ｇ ａ Ａ ５４１（コレクタ層）を４０００人
、アンドープＧ ａ Ａ ｓコレクタ層４２′を７００
人、Ｓｉを３ＸＩＯ１８ａｍ−８含有するｎ型Ａ ｊｌ
ｘＧａｚ−ｘＡｓ （ｘ 〜０．３）４３’ を６０
人、アンドープＧ ａ Ａ ｓ ４２を１００人、Ｓｉ
を３ Ｘ １０１８ｃｍ−”含有するｎ型Ａ Ｑ Ｇａ
Ａｓ４３を２００人、ＢｅをＩ Ｘ １０１ｇｃｍ−３
含有するｐ型ＡＱＧａＡｓ４５を１５００人及びｐ型Ｇ
ａ Ａ ｓ ４５ ’ を２０００人形成した。
キシー； Ｍｏ１ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ ）法を用いてＢｅをＩＸＩＯ１９ａｍ−δ含有す
るｐ＋Ｇ ａ Ａ ５４１（コレクタ層）を４０００人
、アンドープＧ ａ Ａ ｓコレクタ層４２′を７００
人、Ｓｉを３ＸＩＯ１８ａｍ−８含有するｎ型Ａ ｊｌ
ｘＧａｚ−ｘＡｓ （ｘ 〜０．３）４３’ を６０
人、アンドープＧ ａ Ａ ｓ ４２を１００人、Ｓｉ
を３ Ｘ １０１８ｃｍ−”含有するｎ型Ａ Ｑ Ｇａ
Ａｓ４３を２００人、ＢｅをＩ Ｘ １０１ｇｃｍ−３
含有するｐ型ＡＱＧａＡｓ４５を１５００人及びｐ型Ｇ
ａ Ａ ｓ ４５ ’ を２０００人形成した。
次に、エミッタ領域、ベース領域、素子間分離をメサエ
ッチングにより形成し、エミッタ電極金属２５、ベース
電極金属２４コレクタ電極金属２６を各々形成した。
ッチングにより形成し、エミッタ電極金属２５、ベース
電極金属２４コレクタ電極金属２６を各々形成した。
エミッタ層ｐ型ＡΩＧａＡｓ ４５は目的に応じてはな
くてもよく、即ちｐ型ＧａＡｓでも良い、又ドーピング
レベルは通常ｌＸ１０”７〜１０ｚＯ■−８の範囲で目
的に応じて選ぶことが多い。
くてもよく、即ちｐ型ＧａＡｓでも良い、又ドーピング
レベルは通常ｌＸ１０”７〜１０ｚＯ■−８の範囲で目
的に応じて選ぶことが多い。
又、素子間分離はメサエッチング法ではなく０２等のイ
オン注入により行なっても良い、又。
オン注入により行なっても良い、又。
第１図（Ｑ）、（ｄ）に示した様に、アンドープＧ ａ
Ａ ｓ ４２ ’はアンドープＧ ａ Ａ ｓ ４２
’１００人、ｐ−型１０１４〜ＩＱｉＩＩｃｎ−８）
Ａ Ｑ ｘＧａｘ−ｘＡｍ５０ ４００人等に置きかえ
てもよい。又ｐ十型コレクタ層は基板中に埋込む構造に
しても良い。
Ａ ｓ ４２ ’はアンドープＧ ａ Ａ ｓ ４２
’１００人、ｐ−型１０１４〜ＩＱｉＩＩｃｎ−８）
Ａ Ｑ ｘＧａｘ−ｘＡｍ５０ ４００人等に置きかえ
てもよい。又ｐ十型コレクタ層は基板中に埋込む構造に
しても良い。
実施例２
第２図（ａ）（ｂ）（ｅ）に２ＤＥＧ−ＨＢＴと２ＤＥ
Ｇ−ＦＥＴを同一基板に形成した例を示す。
Ｇ−ＦＥＴを同一基板に形成した例を示す。
ＭＢＥによるエピタキシカル構造は実施例１と同様であ
る。
る。
３層の２ Ｄ Ｅ Ｇ Ｉｔ Ｆ Ｅ Ｔ （Ｆｉｅｌ
ｄ ＥｆｆａｔＴｒａｎｓｉｓｔａｒ ）の能動層に用
いる時には、ソース・ドレイン電極２０．２１を＾ＱＧ
ａＡｓ４５上ＡｕＧｅ／Ｎ ｉ ／ Ａ ｕを用いて形
成し、接合型ゲート電極メタル２２をＡ ｕ Ｇ ｅ
／ Ａ ｕを用いて形成した（第２図（ａ））、ＦＥＴ
部分をＡでＨＢＴ部分をＢで表わす、ＦＥＴ下方のｐ十
型ＧａＡｓ層４１には外部制御電位端子をつけることが
多い。
ｄ ＥｆｆａｔＴｒａｎｓｉｓｔａｒ ）の能動層に用
いる時には、ソース・ドレイン電極２０．２１を＾ＱＧ
ａＡｓ４５上ＡｕＧｅ／Ｎ ｉ ／ Ａ ｕを用いて形
成し、接合型ゲート電極メタル２２をＡ ｕ Ｇ ｅ
／ Ａ ｕを用いて形成した（第２図（ａ））、ＦＥＴ
部分をＡでＨＢＴ部分をＢで表わす、ＦＥＴ下方のｐ十
型ＧａＡｓ層４１には外部制御電位端子をつけることが
多い。
ＦＥＴ部分でショットキーゲート構造にしたい時には、
ショットキーゲートメタルとして、Ｔｉ／ Ｐ ｔ ／
Ａ ｕ ｒ Ａ Ｑｔ Ｗ Ｓ ｘ 、Ｗ Ａ ｎ等
のメタルをｎ型Ａ Ｑ ＧａＡｓ４５上に形成する（第
２図（ｂ））。
ショットキーゲートメタルとして、Ｔｉ／ Ｐ ｔ ／
Ａ ｕ ｒ Ａ Ｑｔ Ｗ Ｓ ｘ 、Ｗ Ａ ｎ等
のメタルをｎ型Ａ Ｑ ＧａＡｓ４５上に形成する（第
２図（ｂ））。
ＦＥＴ部分は、第２図（Ｑ）に示す様にゲートメタル部
分は、ｎ型ＡＯＧａＡｓ４３をエツチング除去し、アン
ドープＧ ａ Ａ ｓ ４２中に形成してもよい。或い
は、ＣＣＱ ２Ｆｘ／ Ｈｅ混合ガスのドライエツチン
グを用いてｎ型ＡＱＧａＡｓ ４３’上に形成する様に
選んでもよい。
分は、ｎ型ＡＯＧａＡｓ４３をエツチング除去し、アン
ドープＧ ａ Ａ ｓ ４２中に形成してもよい。或い
は、ＣＣＱ ２Ｆｘ／ Ｈｅ混合ガスのドライエツチン
グを用いてｎ型ＡＱＧａＡｓ ４３’上に形成する様に
選んでもよい。
ｐ 型Ａ Ｑ ＧａＡｓ ４５のドーピングレベルは目
的に応じて、１０１７〜１０”（１ｍ″″３の範囲で用
いることが多い。
的に応じて、１０１７〜１０”（１ｍ″″３の範囲で用
いることが多い。
以上の実施例ではＧ ａ Ａ ｓ ／ＡＱＧａＡｓヘテ
ロ接合系の場合について説明したが、他の二元／三元系
ヘテロ接合、たとえば、Ｇ ａ Ａ ｓ ／ Ｇ ｅ
。
ロ接合系の場合について説明したが、他の二元／三元系
ヘテロ接合、たとえば、Ｇ ａ Ａ ｓ ／ Ｇ ｅ
。
ＡｕＧａＡｇ／Ｇｅ、Ｉ ｎＡＡＡｓ／Ｉ ｎＧａＡｓ
。
。
ＩｎＧａＡｇＰ／ＩｎＰ等のヘテロ接合においても二次
元状担体が形成されて従来のベース層を本発明の如く３
層構造にすることで同様の効果を出すＪＢが可能である
。
元状担体が形成されて従来のベース層を本発明の如く３
層構造にすることで同様の効果を出すＪＢが可能である
。
更に、２０ＥＧではなく、二次元正孔ガス（Ｔｗｏ Ｄ
ｉｍｅｎｓｉｏｎａｌ Ｈｏ１ｅ Ｇａｓ ； Ｔ Ｄ
ＨＧ ）を用いても同様の発明を達成できる。たとえ
ば実施例１でｐ型とｐ型を置きかえればよい。即ち不純
物として用いたＳｉとＢθを多くの実施例で置きかえて
もｎｐｎ型２次元正孔ＨＢＴを実現できる。
ｉｍｅｎｓｉｏｎａｌ Ｈｏ１ｅ Ｇａｓ ； Ｔ Ｄ
ＨＧ ）を用いても同様の発明を達成できる。たとえ
ば実施例１でｐ型とｐ型を置きかえればよい。即ち不純
物として用いたＳｉとＢθを多くの実施例で置きかえて
もｎｐｎ型２次元正孔ＨＢＴを実現できる。
またＦＥＴ部分のしきい電圧Ｖ ｔ ｖはゲートメタル
下部分の膜厚、ドーピングレベルを調整し、即ちたとえ
ば、エツチング等で膜厚を調整することで決めているの
は従来ＦＥＴと同様である。
下部分の膜厚、ドーピングレベルを調整し、即ちたとえ
ば、エツチング等で膜厚を調整することで決めているの
は従来ＦＥＴと同様である。
本発明によれば、ベース層を２ＤＥＧによる３層構造に
形成することで （１）ベースシート抵抗を従来の約、１／３にでき。
形成することで （１）ベースシート抵抗を従来の約、１／３にでき。
（２）ｐ−コレクタ層を７００人程人程で薄膜化するこ
とが可能となる。
とが可能となる。
又、
（３）ｐ−型コレクタ層をＰ−型Ａ １２ ＧａＡｓに
おきかえる（ｐ−型コレクタ層よりエネルギー禁止帯幅
の広い材料）ことでｐ−型コレクタ層を５００人程人程
まで、ベース・コレクタ間耐圧を小さくすることなしに
薄膜化でき、従来のｎｐｎ型ＨＢＴの約３倍の１ｎｔｒ
ｉｎｓｉｃ ｆ Ｔを実現できる。
おきかえる（ｐ−型コレクタ層よりエネルギー禁止帯幅
の広い材料）ことでｐ−型コレクタ層を５００人程人程
まで、ベース・コレクタ間耐圧を小さくすることなしに
薄膜化でき、従来のｎｐｎ型ＨＢＴの約３倍の１ｎｔｒ
ｉｎｓｉｃ ｆ Ｔを実現できる。
第１図は本発明を説明するためのトランジスタ断面構造
図及びエネルギーバンド図である。 第２図はｐｎｐ型２ＤＥＧ−ＨＢＴと２ＤＥＧ−ＦＥＴ
を同一基板内に形成した時の断面構造図である。 ５０−ｐ−ＡＱＧａＡｓ、 ５０’ −ｇｒａｄｅｄ
ｐ−ＡＱＧａＡｓ。 ４５− ｐ −Ａ Ｑ ＧａＡｓ、４５’−ｐ＋ＧａＡ
ｓ、４３゜４３ ’ −ｎ −Ａ Ｄ、 ＧａＡｓ、４
２．４２’・・・アンドープＧ ａ Ａ ｓ、４１−
ｐ ＋ Ｇ ａ Ａ ｓ、４．０−・・半絶縁性Ｇ ａ
Ａ ｓ基板、２５・・・エミッタ電極メタル、２４・
・・ベース電極メタル、２６・・・コレクタ電極メタル
、２２・・・接合型ゲート電極メタル、２２′・・・シ
ョットキーゲートメタル、２０．２１・・・ソース、ド
レイン電極メタル。 茅１図 午υλ了シドーフ’ｆｚｈＡｓ Ｖ）図 １２図 芽２図
図及びエネルギーバンド図である。 第２図はｐｎｐ型２ＤＥＧ−ＨＢＴと２ＤＥＧ−ＦＥＴ
を同一基板内に形成した時の断面構造図である。 ５０−ｐ−ＡＱＧａＡｓ、 ５０’ −ｇｒａｄｅｄ
ｐ−ＡＱＧａＡｓ。 ４５− ｐ −Ａ Ｑ ＧａＡｓ、４５’−ｐ＋ＧａＡ
ｓ、４３゜４３ ’ −ｎ −Ａ Ｄ、 ＧａＡｓ、４
２．４２’・・・アンドープＧ ａ Ａ ｓ、４１−
ｐ ＋ Ｇ ａ Ａ ｓ、４．０−・・半絶縁性Ｇ ａ
Ａ ｓ基板、２５・・・エミッタ電極メタル、２４・
・・ベース電極メタル、２６・・・コレクタ電極メタル
、２２・・・接合型ゲート電極メタル、２２′・・・シ
ョットキーゲートメタル、２０．２１・・・ソース、ド
レイン電極メタル。 茅１図 午υλ了シドーフ’ｆｚｈＡｓ Ｖ）図 １２図 芽２図
Claims (1)
- １、エネルギー禁止帯幅の広い半導体層 I と狭い半導
体層IIとのヘテロ接合を I −II− I −IIの形で配しこ
れにより生じる３ケ所のヘテロ接合界面の二次状担体を
ベース領域としたことを特徴とするバイポーラトランジ
スタを有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068823A JP2564296B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068823A JP2564296B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236359A true JPS63236359A (ja) | 1988-10-03 |
| JP2564296B2 JP2564296B2 (ja) | 1996-12-18 |
Family
ID=13384816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068823A Expired - Lifetime JP2564296B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564296B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60120551A (ja) * | 1983-12-05 | 1985-06-28 | Fujitsu Ltd | 半導体集積回路装置 |
| JPS6225455A (ja) * | 1985-07-26 | 1987-02-03 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-03-25 JP JP62068823A patent/JP2564296B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60120551A (ja) * | 1983-12-05 | 1985-06-28 | Fujitsu Ltd | 半導体集積回路装置 |
| JPS6225455A (ja) * | 1985-07-26 | 1987-02-03 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564296B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1222330A (en) | Compound semiconductor integrated circuit device | |
| JPS5943097B2 (ja) | 半導体デバイス | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4395722A (en) | Heterojunction transistor | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JPS63236359A (ja) | 半導体装置 | |
| WO1987000692A1 (fr) | Dispositif a semi-conducteurs | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP2633848B2 (ja) | 半導体装置 | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPS5929462A (ja) | ヘテロ接合素子 | |
| JPS61268069A (ja) | 半導体装置 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0297026A (ja) | ヘテロバイポーラトランジスタ | |
| JP4222033B2 (ja) | ＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ | |
| JPH02150032A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS62199049A (ja) | 半導体装置 | |
| JPS6330788B2 (ja) | ||
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2777898B2 (ja) | 化合物半導体装置 | |
| JPS61102072A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH01225368A (ja) | 半導体装置 | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPH01166568A (ja) | 半導体装置 |