[go: up one dir, main page]

JPS6323563B2 - - Google Patents

Info

Publication number
JPS6323563B2
JPS6323563B2 JP55006779A JP677980A JPS6323563B2 JP S6323563 B2 JPS6323563 B2 JP S6323563B2 JP 55006779 A JP55006779 A JP 55006779A JP 677980 A JP677980 A JP 677980A JP S6323563 B2 JPS6323563 B2 JP S6323563B2
Authority
JP
Japan
Prior art keywords
instruction
sequence
program
register
numerical calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55006779A
Other languages
Japanese (ja)
Other versions
JPS56105505A (en
Inventor
Tadashi Okamoto
Mitsuo Takakura
Hiromasa Yamaoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP677980A priority Critical patent/JPS56105505A/en
Publication of JPS56105505A publication Critical patent/JPS56105505A/en
Publication of JPS6323563B2 publication Critical patent/JPS6323563B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 本発明は、数値演算機能付シーケンス制御装置
に係り、特に高速シーケンス制御に好適な、数値
演算機能付シーケンス制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a sequence control device with a numerical calculation function, and particularly to a sequence control device with a numerical calculation function suitable for high-speed sequence control.

従来の数値演算機能付シーケンス制御装置に
は、全てをマイクロ・プログラムで行う方式と、
全てをハードウエアで行う方式があるが、前者
は、マイクロ・プログラムの為に処理時間が長く
なるという欠点をもち、後者は、ハードウエアの
量が膨大になり、複雑な処理は実質上不可能であ
る。
Conventional sequence control devices with numerical calculation functions include methods in which everything is done using micro programs;
There is a method that does everything using hardware, but the former has the disadvantage of long processing times due to the microprogram, while the latter requires an enormous amount of hardware, making complex processing virtually impossible. It is.

本発明の目的は、安価で、高速なシーケンス制
御を行い得る数値演算機能付シーケンス制御装置
を提供するにある。
An object of the present invention is to provide a sequence control device with a numerical calculation function that is inexpensive and capable of performing high-speed sequence control.

本発明は、処理内容の簡単なシーケンス命令を
ハードウエアで処理し、処理内容の複雑な数値演
算命令をマイクロ・プログラムで処理する混成型
とし、かつ、命令処理を順序よく行う為のプログ
ラム番号の管理をマイクロ・プログラムで行い、
シーケンス命令実行時には、ハードウエアによる
命令実行処理と並行して、次に実行すべきプログ
ラム番号の更新をマイクロ・プログラムで行うこ
とで、処理を高速にしたものである。
The present invention is a hybrid type in which sequence instructions with simple processing contents are processed by hardware and numerical calculation instructions with complex processing contents are processed by a micro program, and program numbers are managed to perform instruction processing in order. is done with a micro program,
When executing sequence instructions, the microprogram updates the program number to be executed next in parallel with the instruction execution processing by hardware, thereby speeding up the processing.

第1図に本発明の一実施例を示す。この図にお
いて、1は処理プログラムの記憶されているプロ
グラムメモリ、2は命令取込レジスタ、3はシー
ケンス命令を実行するシーケンス命令実行部、4
はマイクロ・プログラムの流れつまり処理を変更
するジヤンプアドレス回路、5は全体を有機的に
動かすタイミング回路、7はマイクロ・プログラ
ムのアドレスを管理するマイクロアドレスレジス
タ、9は処理プログラムのアドレスを設定するプ
ログラム番号レジスタ、10はマイクロ・プログ
ラムを実行するマイクロ・プログラム処理回路、
11は人間あるいはプロセスとのリンケージを行
う入出力部である。
FIG. 1 shows an embodiment of the present invention. In this figure, 1 is a program memory in which a processing program is stored, 2 is an instruction import register, 3 is a sequence instruction execution unit that executes sequence instructions, and 4
5 is a jump address circuit that changes the flow of the micro program, that is, the processing; 5 is a timing circuit that organically moves the entire program; 7 is a micro address register that manages the address of the micro program; and 9 is a program that sets the address of the processing program. number register, 10 is a micro program processing circuit that executes a micro program;
Reference numeral 11 is an input/output unit that performs linkage with humans or processes.

以下動作について説明する。第2図に示すよう
に、命令の取込みの処理21と、取り込んだ命令
に対応する処理22−1〜22−nつまり命令実
行を繰り返し行う。第1図のプログラム番号レジ
スタ9にプログラム番号がセツトされると、プロ
グラムメモリ1からその番号に対応するプログラ
ムが命令取込レジスタ2に取り出される。取出さ
れた命令が、シーケンス命令の場合、シーケンス
命令実行部3に命令が与えられ、論理演算を行う
例えばAND、ORゲート等により命令が実行され
る。同時に、プログラム番号レジスタ9の内容を
次の命令になる様に更新する。これは、ジヤンプ
アドレス回路4により、プログラム番号更新のマ
イクロ・プログラムアドレスを、マイクロアドレ
スレジスタ7にセツトし、マイクロ・プログラム
処理回路10で、プログラム番号の更新を実行す
ることによりなされる。以上で1つの命令実行が
終了する。次の命令も同様に行われる。取込んだ
命令が数値演算命令の場合は、シーケンス命令実
行部3は停止し、命令の実行は、全てマイクロ・
プログラム処理回路10で行う為、命令に対応す
るマイクロ・プログラムの先頭アドレスの指定を
ジヤンプアドレス回路4で行い、その先頭アドレ
スをマイクロアドレスレジスタ7にセツトする。
この命令実行のマイクロ・プログラムの処理で、
7のマイクロアドレスの更新を行い、一連のマイ
クロ・プログラム処理を行う。この処理の中に、
プログラム番号レジスタ9の更新処理も含まれて
いる。
The operation will be explained below. As shown in FIG. 2, an instruction capture process 21 and processes 22-1 to 22-n corresponding to the captured instructions, that is, instruction execution, are repeated. When a program number is set in the program number register 9 in FIG. If the retrieved instruction is a sequence instruction, the instruction is given to the sequence instruction execution unit 3, and the instruction is executed by a logical operation such as an AND or OR gate. At the same time, the contents of the program number register 9 are updated to become the next instruction. This is done by setting the micro-program address for updating the program number in the micro-address register 7 by the jump address circuit 4, and by executing the updating of the program number by the micro-program processing circuit 10. This completes the execution of one instruction. The next command is executed in the same way. If the imported instruction is a numerical calculation instruction, the sequence instruction execution unit 3 stops and all instructions are executed by the microprocessor.
Since this is carried out by the program processing circuit 10, the start address of the micro program corresponding to the instruction is specified by the jump address circuit 4, and the start address is set in the micro address register 7.
In the micro program processing of this instruction execution,
7 micro address is updated and a series of micro program processing is performed. During this process,
It also includes updating of the program number register 9.

以上の動作を制御するのがタイミング回路5で
あり、第3図にそれのタイミングを示す。プログ
ラム番号レジスタ9は第3図のAに示すように、
あらかじめセツトされており、第3図Bに示すよ
うに命令取込レジスタ2のセツトからスタートす
る。取込レジスタ2のセツトが終ると、次に第3
図Cに示すシーケンス命令の実行と、第3図D,
Eに示すマイクロアドレスレジスタへのジヤンプ
アドレスのセツトが行われ、第3図のFに示すよ
うにマイクロ・プログラムの実行がなされる。シ
ーケンス命令の実行と、マイクロ・プログラムの
実行が終ると、次の命令を取込レジスタへセツト
する動作となり以下同様に繰り返す。プログラム
番号レジスタの更新は、マイクロ・プログラムの
実行により行われる。
The timing circuit 5 controls the above operations, and its timing is shown in FIG. The program number register 9 is as shown in A of FIG.
It is set in advance, and starts from setting the instruction capture register 2 as shown in FIG. 3B. After setting the capture register 2, the third
Execution of the sequence command shown in Figure C and Figure 3D,
A jump address is set in the micro address register shown at E, and the micro program is executed as shown at F in FIG. When the execution of the sequence instruction and the microprogram are completed, the next instruction is set in the capture register, and the same process is repeated. The program number register is updated by executing a microprogram.

次に具体的な命令で説明する。第4図に命令フ
オーマツトを示す。シーケンス命令は、第4図a
に示すように、命令の種類を区別するOP1と実
行対象アドレスADDRから成る。数値演算命令
は、第4図bに示すように、OP1,OP2で命令
の区別を行う。OP1はシーケンス命令と同様で
あるが、数値演算命令用に特定なコードを1つ割
り当て、OP2で数値演算命令の命令の区別を行
う。OP1,OP2の次に、実行対象データあるい
はアドレスがくる。数値演算命令は、以上OP1,
OP2,DATAあるいはADDRから成る。以上に
示すフオーマツトの命令が、1プログラムメモリ
に入つている。
Next, it will be explained using specific instructions. FIG. 4 shows the instruction format. The sequence command is shown in Figure 4a.
As shown in the figure, it consists of OP1, which distinguishes the type of instruction, and the execution target address ADDR. Numerical calculation instructions are distinguished by OP1 and OP2, as shown in FIG. 4b. OP1 is similar to a sequence instruction, but one specific code is assigned to a numerical operation instruction, and OP2 distinguishes between numerical operation instructions. After OP1 and OP2, the data or address to be executed comes. Numerical calculation instructions are as follows in OP1,
Consists of OP2, DATA or ADDR. Instructions in the format shown above are stored in one program memory.

次に、第5図に示すプログラム例の処理につい
て説明する。まず、第1図のプログラム番号レジ
スタ9が100を示し、命令取込レジスタ2に
COMPAREという命令が取り込まれる。
COMPARE命令は、本命令以前の演算処理結果
を記憶している数値演算レジスタ13の内容と、
プログラム番号101の内容500とを比較し、その結
果をシーケンス演算レジスタ12にセツトする数
値演算命令である。つまり、100番を取り込むと、
ジヤンプアドレス回路4は、COMPARE命令実
行マイクロ・プログラムの先頭アドレスを示し、
マイクロアドレスレジスタ7にセツトされ、マイ
クロプログラム処理回路10が起動される。この
マイクロ・プログラム処理回路10は、101番の
データを取り込み、その内容と演算レジスタ13
の内容を比較する。比較結果をシーケンス演算レ
ジスタ12にセツトする。同時にプログラム番号
をプラス1している。以上でCOMPARE命令の
処理を終り、次のAND命令を取込む。AND命令
は、ADDRで示された番地の内容とシーケンス
演算レジスタ12の内容との論理積をとり、その
結果をシーケンス演算レジスタ12にセツトする
シーケンス命令である。つまり、取込んだ命令が
シーケンス命令のため、シーケンス命令実行部3
でシーケンス演算レジスタ12の内容と、1000番
地の内容の論理積を取り、再びシーケンス演算レ
ジスタ12にセツトする。同時に、マイクロ・プ
ログラム処理回路10は、プログラム番号の更新
を行う。この場合にも、命令を取り込むと、マイ
クロプログラムの先頭アドレスをジヤンプアドレ
ス回路4で発し、マイクロアドレスレジスタ7に
セツトされ、番号の更新処理を行う。シーケンス
命令の場合には、命令実行とプログラム番号の更
新を同時に行う。このような処理のフローを示す
フローチヤートを第6図に示す。
Next, the processing of the example program shown in FIG. 5 will be explained. First, program number register 9 in Figure 1 shows 100, and instruction capture register 2 shows
The command COMPARE is imported.
The COMPARE instruction stores the contents of the numerical calculation register 13 that stores the calculation results before this instruction,
This is a numerical calculation instruction that compares the contents of program number 101 with 500 and sets the result in the sequence calculation register 12. In other words, if you import number 100,
Jump address circuit 4 indicates the start address of the COMPARE instruction execution microprogram,
It is set in the micro address register 7 and the micro program processing circuit 10 is activated. This micro program processing circuit 10 takes in data No. 101, and the contents and calculation register 13
Compare the contents of The comparison result is set in the sequence calculation register 12. At the same time, the program number is incremented by one. This completes the processing of the COMPARE instruction and reads the next AND instruction. The AND instruction is a sequence instruction that performs an AND operation between the contents of the address indicated by ADDR and the contents of the sequence operation register 12, and sets the result in the sequence operation register 12. In other words, since the fetched instruction is a sequence instruction, the sequence instruction execution unit 3
Then, the contents of the sequence calculation register 12 and the contents of address 1000 are ANDed and set in the sequence calculation register 12 again. At the same time, the microprogram processing circuit 10 updates the program number. In this case as well, when an instruction is fetched, the start address of the microprogram is issued by the jump address circuit 4, set in the microaddress register 7, and the number is updated. In the case of sequence instructions, the instruction execution and program number update are performed simultaneously. A flowchart showing the flow of such processing is shown in FIG.

本実施例によると、複雑な数値演算を行うこと
ができ、かつ、シーケンス命令を高速に処理する
ことができる。
According to this embodiment, complex numerical operations can be performed and sequence instructions can be processed at high speed.

以上説明したように本発明によれば、シーケン
ス命令をハードウエアで実行すると同時に、プロ
グラム番号の管理をマイクロ・プログラムで行う
ことで、処理の高速化を計ることができると共
に、複雑な数値演算命令をマイクロ・プログラム
で処理する為、ハードウエア量が少なく、全体と
して安価で高速な数値演算機能付シーケンス制御
装置を提供することが出来る。
As explained above, according to the present invention, by executing sequence instructions using hardware and managing program numbers using a microprogram, processing speed can be increased, and complex numerical calculation instructions Since this is processed by a micro program, the amount of hardware is small, and it is possible to provide a sequence control device with a numerical calculation function that is inexpensive and high-speed as a whole.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を説明するブロツク
図、第2図は全体の動作概要を説明するフローチ
ヤート、第3図は実施例のタイムチヤート図、第
4図a,bは実施例の命令フオーマツト図、第5
図はプログラム例を示す図、第6図は実施例の命
令処理マイクロプログラムのフローチヤート図で
ある。 1……プログラムメモリ、2……命令取込レジ
スタ、3……シーケンス命令実行部、4……ジヤ
ンプアドレス回路、5……タイミング回路、6…
…制御部、7……マイクロアドレスレジスタ、8
……数値演算命令レジスタ、9……プログラム番
号レジスタ、10……マイクロ・プログラム処理
回路、11……入出力部、12……シーケンス演
算レジスタ、13……数値演算レジスタ。
Fig. 1 is a block diagram explaining one embodiment of the present invention, Fig. 2 is a flowchart explaining an overview of the overall operation, Fig. 3 is a time chart of the embodiment, and Figs. 4 a and b are embodiments. Instruction format diagram, 5th
The figure shows a program example, and FIG. 6 is a flowchart of the instruction processing microprogram of the embodiment. DESCRIPTION OF SYMBOLS 1...Program memory, 2...Instruction capture register, 3...Sequence instruction execution unit, 4...Jump address circuit, 5...Timing circuit, 6...
...Control unit, 7...Micro address register, 8
... Numerical calculation instruction register, 9... Program number register, 10... Micro program processing circuit, 11... Input/output unit, 12... Sequence calculation register, 13... Numerical calculation register.

Claims (1)

【特許請求の範囲】[Claims] 1 シーケンス論理演算と数値演算を行うストア
ードプログラム形の数値演算機能付シーケンス制
御装置において、命令実行部として、数値演算命
令の実行と次に実行すべき命令のプログラム番号
の更新を行なわせるマイクロプログラム制御の数
値演算命令実行部と、シーケンス命令の実行をハ
ードウエアにて行なわせるシーケンス命令実行部
とを有し、命令を解読後、数値演算命令を実行す
る際は、シーケンス命令実行部の動作を停止状態
にして数値演算命令実行部のマイクロプログラム
制御にて命令の実行とプログラム番号の更新を行
なわせ、シーケンス命令を実行する際は、数値演
算命令実行部のマイクロプログラム制御にてプロ
グラム番号の更新を行なわせると同時にシーケン
ス命令実行部のハードウエアにてシーケンス命令
の実行を行なわせるようにしたことを特徴とする
数値演算機能付シーケンス制御装置。
1 In a stored program-type sequence control device with a numerical calculation function that performs sequence logic operations and numerical calculations, a microprogram control that, as an instruction execution unit, executes numerical calculation instructions and updates the program number of the next instruction to be executed. It has a numerical calculation instruction execution unit of When the sequence instruction is executed, the program number is updated under the microprogram control of the numerical calculation instruction execution unit. 1. A sequence control device with a numerical calculation function, characterized in that the hardware of a sequence instruction execution unit simultaneously executes a sequence instruction.
JP677980A 1980-01-25 1980-01-25 High-speed sequence control device with numerical operation function Granted JPS56105505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP677980A JPS56105505A (en) 1980-01-25 1980-01-25 High-speed sequence control device with numerical operation function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP677980A JPS56105505A (en) 1980-01-25 1980-01-25 High-speed sequence control device with numerical operation function

Publications (2)

Publication Number Publication Date
JPS56105505A JPS56105505A (en) 1981-08-22
JPS6323563B2 true JPS6323563B2 (en) 1988-05-17

Family

ID=11647654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP677980A Granted JPS56105505A (en) 1980-01-25 1980-01-25 High-speed sequence control device with numerical operation function

Country Status (1)

Country Link
JP (1) JPS56105505A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154503A (en) * 1983-02-23 1984-09-03 Toshiba Corp Process controller
JPS59218510A (en) * 1983-05-27 1984-12-08 Hitachi Seiki Co Ltd Sequence controller
JPS6031645A (en) * 1983-08-01 1985-02-18 Hitachi Ltd Sequence calculation processing unit
JPS60237503A (en) * 1984-05-09 1985-11-26 Sharp Corp High-speed processing system of sequence controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332283A (en) * 1976-09-08 1978-03-27 Toshiba Corp Sequence controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332283A (en) * 1976-09-08 1978-03-27 Toshiba Corp Sequence controller

Also Published As

Publication number Publication date
JPS56105505A (en) 1981-08-22

Similar Documents

Publication Publication Date Title
JPS60101644A (en) Parallel processing computer
JPS63310004A (en) Programmable controller
JPS6323563B2 (en)
JP2758624B2 (en) Speed control method of micro program
JPS588011B2 (en) Microprogram Seigiyohoshiki
JPH05224711A (en) Control method for programmable controller
JPH02220145A (en) Program tracing system
JPS6148741B2 (en)
JPS61161507A (en) Direct input/output system of programmable controller
JPS6211920A (en) Command recovery system
JPH0214730B2 (en)
JPH04333171A (en) Device for simulation
JPH02250122A (en) Cpu simulator
JPH0353321A (en) information processing equipment
JPH04112389A (en) Data flow type processor control system
JPH0158522B2 (en)
JPH02287737A (en) Automatic designing system for test item
JPH01243124A (en) Simulation method
JPH0623922B2 (en) Programmable controller
JPH01245305A (en) Control execution program generation device
JPS6170643A (en) Input and output arithmetic processing system of programmable controller
JPH01201766A (en) Logical simulator
JPH0337719A (en) System for expanding master file on main storage device
JPS615349A (en) Programmable controller
JPH0320855A (en) Automation method for command input processing