JPS63220350A - How to process commands in a multiprocessor system - Google Patents
How to process commands in a multiprocessor systemInfo
- Publication number
- JPS63220350A JPS63220350A JP5382087A JP5382087A JPS63220350A JP S63220350 A JPS63220350 A JP S63220350A JP 5382087 A JP5382087 A JP 5382087A JP 5382087 A JP5382087 A JP 5382087A JP S63220350 A JPS63220350 A JP S63220350A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- command
- processing
- processing time
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[概要]
本発明は、マルチタスキング処理を行う制御プログラム
によって制御される複数台の演算処理装置が記憶装置を
共有して、互いにコマンドの授受を行いながら動作する
マルチプロセッサシステムにおいて、各プロセッサ間で
行われるコマンドの授受にかかる処理時間を一定に保つ
ことにより、自プロセッサの一時的なビジィ−(BUS
Y)状態を隣接するプロセッサに伝えないことを目的と
したものである。Detailed Description of the Invention [Summary] The present invention provides a multitasking system in which a plurality of arithmetic processing units controlled by a control program that performs multitasking share a storage device and operate while exchanging commands with each other. In a processor system, by keeping the processing time required for sending and receiving commands between each processor constant, temporary busyness (BUS) of the own processor can be avoided.
Y) The purpose is not to transmit the state to adjacent processors.
[産業上の利用分野]
本発明は、マルチプロセッサシステムにおけるコマンド
処理方法に関し、特にプロセッサ間でのコマンド授受に
おけるBUSY状態の管理に関する。[Industrial Field of Application] The present invention relates to a command processing method in a multiprocessor system, and particularly to management of a BUSY state in command exchange between processors.
[従来の技術]
従来のこの種のシステムにおいては、各プロセッサにお
けるコマンドの実行レベルがシステム設計時に決定され
ており、又、送出したコマンドに対する相手プロセッサ
でのスキャン間隔も一定であった。[Prior Art] In conventional systems of this type, the execution level of commands in each processor is determined at the time of system design, and the scan interval in the other processor for sent commands is also constant.
[発明が解決しようとする問題点]
このため、あるプロセッサが一時的にBUSY状態に陥
るとそれに隣接するプロセッサもその影響を受け、結果
的にはシステム全体がBUSY状態に陥ってしまう場合
が起こるという問題があった。[Problem to be solved by the invention] For this reason, when one processor temporarily falls into a BUSY state, adjacent processors are also affected, and as a result, the entire system may fall into a BUSY state. There was a problem.
本発明は、このような点を解消するもので、各プロセッ
サ間で行われるコマンドの授受にかかる処理時間を一定
に保つことにより、自プロセッサの一時的なビジィ−(
BLISY)状態を隣接するプロセッサに伝えない゛よ
うにするコマンド処理方法を提供することを目的として
いる。The present invention solves this problem by keeping the processing time required for sending and receiving commands between each processor constant.
It is an object of the present invention to provide a command processing method that prevents the BLISY state from being transmitted to adjacent processors.
[問題点を解決するための手段]
第1図は本発明方法の原理を示すフローチャートである
。本発明においては、マルチタスキング処理を行う制御
プログラム入力によって制御される複数台の演算処理装
置が記憶装置を共有して、互いにコマンドの授受を行い
ながら動作するマルチプロセッサシステムにおいて、
コマンドを作成するプロセッサは、このコマンドを相手
プロセッサに送出してからそのレスポンスを相手プロセ
ッサから受信するまでの相手プロセッサにおけるコマン
ド処理時間を計測してその処理時間を記憶装置に記憶さ
l!(ステップ(1))、相手プロセッサは、前記コマ
ンド処理時間を記憶装置から読取り、該コマンド処理時
間の値に従って以降前記コマンドを作成したプロセッサ
が送出するコマンドのスキャン間隔及び自プロセッサに
おけるコマンド処理レベルを決定することによりコマン
ドの処理時間を一定に保ち、処理を行う(ステップ■〉
。[Means for Solving the Problems] FIG. 1 is a flowchart showing the principle of the method of the present invention. In the present invention, a command is created in a multiprocessor system in which a plurality of arithmetic processing units controlled by input of a control program that performs multitasking processing operate while sharing a storage device and exchanging commands with each other. The processor measures the command processing time in the partner processor from sending this command to the partner processor until receiving the response from the partner processor, and stores the processing time in the storage device! (Step (1)), the other processor reads the command processing time from the storage device, and determines the scan interval of commands sent by the processor that created the command and the command processing level of the own processor according to the value of the command processing time. By determining this, the command processing time is kept constant and processing is performed (step ■>
.
[作用]
本発明では、コマンドを相手プロセッサに送出した後、
相手プロセッサから送出されるレスポンスを受信するま
での相手プロセッサにおけるコマンド処理時間を計測し
、この値に従って該コマンドに対する処理レベルを変更
する。[Operation] In the present invention, after sending a command to the other processor,
The command processing time in the partner processor until receiving the response sent from the partner processor is measured, and the processing level for the command is changed according to this value.
これにより、コマンドを発生したプロセッサに対し自プ
ロセッサのBUSY状態を伝えないようにする。This prevents the BUSY state of the own processor from being communicated to the processor that generated the command.
[実施例]
以下、図面を参照して本発明の実施例を詳細に説明する
。[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第2図は本発明を実施するためのシステムの機能ブロッ
ク図である。図中、1及び2はプロセッサ、20は記憶
装置で、プロセッサ1及び2に共有されるメモリ(以下
共有メモリと呼ぶ)である。FIG. 2 is a functional block diagram of a system for implementing the present invention. In the figure, 1 and 2 are processors, and 20 is a storage device, which is a memory shared by the processors 1 and 2 (hereinafter referred to as shared memory).
プロセッサ1.2において、処理タスクAは共に相手プ
ロセッサより依頼されるコマンドに対して処理するタス
クであり、第3図に示すように実行レベルが可変となっ
ている。実行レベルはそのプロセッサでの処理の優先順
位を表す値であって、数値の大きいものほど処理が優先
して実行されるものである。In processor 1.2, processing task A is a task that processes commands requested by the other processor, and the execution level is variable as shown in FIG. The execution level is a value representing the priority of processing in the processor, and the larger the value, the more priority the processing is executed.
尚、ここでは説明を簡単にするために処理タスクAのみ
の実行レベルを可変としているが、これに限定されるも
のではなく、他の処理タスクについてもその実行レベル
を可変とすることができる。Note that here, in order to simplify the explanation, the execution level of only the processing task A is made variable; however, the execution level of only the processing task A is not limited to this, and the execution level of other processing tasks can also be made variable.
この処理タスクAは処理時間監視部3(プロセッサ2で
は4)により割り出され最適実行レベルで動作し、又、
他の処理タスクB、C,Dは、自プロセッサで独自の処
理をするタスクであってその実行レベルは第3図に示す
ように7.4.2と固定であるとする。This processing task A is determined by the processing time monitoring unit 3 (4 in the processor 2) and operates at the optimal execution level, and
It is assumed that other processing tasks B, C, and D are tasks that perform unique processing on their own processors, and their execution level is fixed at 7.4.2 as shown in FIG.
他の処理部として、両プロセッサ共に、コマンド受信線
作成部5(プロセッサ2では6)、レスポンス受信線作
成部7(プロセッサ2では8)及びマルチタスクモニタ
9(プロセッサ2では10)を有している。As other processing units, both processors have a command reception line creation unit 5 (6 in processor 2), a response reception line creation unit 7 (8 in processor 2), and a multitask monitor 9 (10 in processor 2). There is.
そして、通常プロセッサ1,2でのコマンド処理レベル
は共に5で、コマンドスキャン間隔は1Q□+sに一度
行っているものとする。It is assumed that the command processing level in the normal processors 1 and 2 is both 5, and the command scan interval is once every 1Q□+s.
共有メモリ3には、コマンド処理時間設定エリア21、
コマンド設定エリア22及びレスポンス設定エリア23
が設けられている。The shared memory 3 includes a command processing time setting area 21,
Command setting area 22 and response setting area 23
is provided.
このようなシステムにおいて、プロセッサ1がプロセッ
サ2に対してコマンドを送出すると、プロセッサ2はそ
のコマンドに対する処理を実行し、その処理が完了する
とレスポンスをプロセッサ1に返送する。レスポンスが
返送された際、プロセッサ1の処理時間監視部3ではプ
ロセッサ2のそのコマンド処理時間を計測し、例えばそ
れが平常時の50%増しであると判断した場合、プロセ
ッサ1の処理時間監視部3は共有メモリ上のコマンド処
理時間設定エリア21に150と記録する。In such a system, when processor 1 sends a command to processor 2, processor 2 executes processing for the command, and returns a response to processor 1 when the processing is completed. When the response is returned, the processing time monitoring unit 3 of the processor 1 measures the command processing time of the processor 2, and if it is determined that the processing time is 50% longer than normal, the processing time monitoring unit 3 of the processor 1 measures the command processing time of the processor 2. 3 is recorded as 150 in the command processing time setting area 21 on the shared memory.
その後プロセッサ2はコマンド処理時間設定エリア21
の値を読み出し、150であることを認識して次回のコ
マンド処理の実行レベルを平常時よりも高いレベルに変
更し、又、コマンドスキャン時間も平常時の100m5
よりも短い時間に変更する。After that, the processor 2 uses the command processing time setting area 21.
Reads the value of 150, recognizes that it is 150, changes the execution level of the next command processing to a higher level than normal, and also changes the command scan time to 100m5 compared to normal.
change to a shorter time.
これにより、プロセッサ1に対するサービスは向上し、
プロセッサ1に対しては自プロセッサのBUSY状態を
伝えないようにすることができる。This improves the service to processor 1,
It is possible to prevent processor 1 from being informed of the BUSY state of its own processor.
[発明の効果]
以上詳細に説明したように、本発明によれば、コマンド
処理時間を測定し、その値に従ってそれ以後の該コマン
ドに対する処理レベルを決定することにより、各プロセ
ッサにおける相手プロセッサから受信したコマンドの処
理時間を一定に保つことができる。[Effects of the Invention] As described in detail above, according to the present invention, by measuring the command processing time and determining the subsequent processing level for the command in accordance with the measured value, each processor receives information from the other processor. The processing time for commands can be kept constant.
第1図は本発明方法の原理を示すフローチャートを示す
図、
第2図は本発明を実施するためのシステムの機能ブロッ
ク図、
第3図は各タスクの実行レベルの一例を示す図である。
1.2はプロセッサ、
3.4はコマンド処理監視部、
5.6はコマンド受信締作成部、
7.8はレスポンス受信締作成部、
9.10はマルチタスクモニタ、
20は共有メモリ、
21はコマンド処理時間設定エリア、
22はコマンド設定エリア、
23はレスポンス設定エリアである。
狗鴫 ] 区
本発明を実施するためΦシステムのtel能ブロック図
第2図
実行レベルの一例を屋す図
第3図FIG. 1 is a flowchart showing the principle of the method of the present invention, FIG. 2 is a functional block diagram of a system for implementing the present invention, and FIG. 3 is a diagram showing an example of the execution level of each task. 1.2 is a processor, 3.4 is a command processing monitoring section, 5.6 is a command reception conclusion creation section, 7.8 is a response reception conclusion creation section, 9.10 is a multitasking monitor, 20 is a shared memory, 21 is 22 is a command setting area, and 23 is a response setting area. Figure 2: Diagram showing an example of execution level
Claims (1)
て制御される複数台の演算処理装置が記憶装置を共有し
て、互いにコマンドの授受を行いながら動作するマルチ
プロセッサシステムにおいて、 コマンドを作成するプロセッサは、このコマンドを相手
プロセッサに送出してからそのレスポンスを相手プロセ
ッサから受信するまでの相手プロセッサにおけるコマン
ド処理時間を計測してその処理時間を記憶装置に記憶さ
せ(ステップ(1))、相手プロセッサは、前記コマン
ド処理時間を記憶装置から読取り、該コマンド処理時間
の値に従って以降前記コマンドを作成したプロセッサが
送出するコマンドのスキャン間隔及び自プロセッサにお
けるコマンド処理レベルを決定することによりコマンド
の処理時間を一定に保ち、処理を行う(ステップ(2)
)ようにしたことを特徴とするマルチプロセッサシステ
ムのコマンド処理方法。[Claims] In a multiprocessor system in which a plurality of arithmetic processing units controlled by input of a control program that performs multitasking processing share a storage device and operate while exchanging commands with each other, a command is created. The processor that sends the command to the other processor measures the command processing time in the other processor from when the command is sent to the other processor until the response is received from the other processor, and stores the processing time in the storage device (step (1)); The partner processor reads the command processing time from the storage device, and processes the command by determining the scan interval for commands to be sent by the processor that created the command and the command processing level of its own processor according to the value of the command processing time. Keep the time constant and process (step (2)
) A command processing method for a multiprocessor system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5382087A JPS63220350A (en) | 1987-03-09 | 1987-03-09 | How to process commands in a multiprocessor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5382087A JPS63220350A (en) | 1987-03-09 | 1987-03-09 | How to process commands in a multiprocessor system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63220350A true JPS63220350A (en) | 1988-09-13 |
Family
ID=12953426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5382087A Pending JPS63220350A (en) | 1987-03-09 | 1987-03-09 | How to process commands in a multiprocessor system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63220350A (en) |
-
1987
- 1987-03-09 JP JP5382087A patent/JPS63220350A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0298396B1 (en) | Function-distributed control apparatus | |
US5257356A (en) | Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system | |
US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
CN102630315A (en) | Method and system for processing data for preventing deadlock | |
US5414856A (en) | Multiprocessor shared resource management system implemented as a virtual task in one of the processors | |
JPS63220350A (en) | How to process commands in a multiprocessor system | |
JP2792866B2 (en) | Buffer pool pre-expansion device | |
JP2848762B2 (en) | Data transfer system and method | |
US5398233A (en) | Method of resetting coupled modules and system using the method | |
JPH01305461A (en) | Bus right control method | |
JPH09218859A (en) | Multiprocessor control system | |
JPH01137359A (en) | Processor control system | |
JPS6143369A (en) | Multi-processor system | |
JPH0844661A (en) | Information processor | |
KR100253790B1 (en) | How to interface medium and large computer controller boards | |
JP2838588B2 (en) | Process data processing system | |
JPH02224169A (en) | Processing distributing system for computer system | |
JPH05265967A (en) | Data communication method for multiprocessor system | |
JPH0535507A (en) | Central processing unit | |
JPS6266360A (en) | Priority control method | |
JPS63228253A (en) | Interruption processing system | |
JPH07111711B2 (en) | Processing end interrupt control system | |
JPS6243230B2 (en) | ||
JPS6350903B2 (en) | ||
JPS63184152A (en) | Inter-processor communication control system |