JPS63194419A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力信号と出力信号の位相同期化を図るため
の位相同期回路の同期安定化に係り、特に基準信号が欠
落するようなシステムに用い、該基準信号を入力信号と
してそれに位相同期化した出力信号を出力する位相同期
回路として好適な位相同期回路に関する。

〔従来の技術〕

従来の、位相同期回路における入力信号の欠落に対する
保護方式は、特開昭５８−１９０１３５号公報に記載の
よ５に入力信号の欠落検知信号を用いて位相同期ループ
の一部を切断し、同期動作を中断させ、電圧制御発振器
の発振周波数が正規の周波数から大きくずれないように
している。したがって、入力信号が連続して欠落するよ
うな場合には効果があるが、離散して欠落するような場
合には充分ではない。

〔発明が解決しようとする問題点〕

従来技術においては、位相同期ループを切断するための
信号として、位相同期回路の入力信号の欠落検知信号を
用いるため、入力信号が位相同期回路に入力されるべき
タイミングに先行して欠落を検出する必要がある。位相
同期回路の入力信号が含まれている信号全体がレベル低
下を生じるような場合には比較的検出も容易であるが、
もとの信号全体に雑音が混入する場合や、磁気記録媒体
や光学記録媒体からの再生時のように部分的な信号欠落
が発生する場合には、全体の信号から位相同期回路に必
要とされる入力信号の分離・抽出動作が行なわれ、その
動作結果から検出できたか欠落したかが明らかになるた
め、先行して欠落を検知して位相同期ループを切断する
ことは難しいとい５問題があった。

本発明の目的は、欠落を検知する手段や、検知信号によ
って位相同期ループを操作する手段を用いることなく、
信号欠落時の位相同期回路の発振周波数の安定化、信号
復帰時の引き込みの高速化を実現することにある。

〔問題点を解決するための手段〕

上記目的は、位相比較器から発生してその後段のチャー
ジポンプに入力する位相ズレ検出パルス信号のパルス幅
を制限することにより達成される。

〔作用〕

位相比較器の出力に接続されたパルス幅制限回路は、位
相比較出力の発生により起動され、所定幅のパルス信号
を発生する。パルス幅制限回路を構成するゲート回路は
位相比較信号をパルス信号でゲートするため、ゲート回
路の出力はパルス信号の幅よりも長くなることはない。

したがって、入力信号欠落により位相比較出力に長い幅
の信号が出現してもこれがそのまま電圧制御発振器に印
加されることがないので、該発振器の発振周波数が太き
（変動することがない。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第１図は本発明による位相比較回路の構成図である。同
図において１０が位相比較器、２０がチャージポンプ、
３０がローパスフィルタ（ＬＰＦ）、４０が電圧制御発
振器（’ｌ／ｃｏ）、５０が分周器、６０が本発明の中
心部であるパルス幅制限器（リミッタ）である。入力信
号は位相比較器１０で分周器５０の出力である比較信号
と位相比較が行なわれ・入力信号が比較信号より位相力
を進んで〜、る場合にはＵ端子にパルスが出力され、逆
に位相が遅れている場合にはＤ端子にパルスが出力され
る。

位相比較器１０の一例を第２図に示すので参照されたい
。

チャージポンプ２０はＰｔＪ端子、ＰＤ端子に入力され
るパルスに応じ出力端子Ｆから電流を出力したり、逆に
吸い込んだりという動作をする。第５図にチャージポン
プの一例を示す。同図において２１．２２はインバータ
、２５．２４はトランジスタである。この回路例はＰＬ
Ｉ　、ＰＤ端子に負のパルスが印加されたときに動作す
るよう構成されている。先ず、ＰＵ端子に負のパルスが
印加された場合にはインバータ２１で反転され正のパル
スとなってトランジスタ２４０ベースに印加すれる。こ
れによりトランジスタ２４はＯＮとなり端子Ｆから外部
に接続された回路より電流がグランドに向かって流れて
いく。次に、ＰＤ端子に負のパルスが印加された時は同
様にしてインバータ２２で正のパルスに反転されてトラ
ンジスタ２３０ペースに印加され、トランジスタ２３が
ＯＮＬ、端子Ｆから外部回路に向かってＶｃｃから電流
を流し込むことができる。ＰＬＩ、ＰＤ端子が両方とも
ｎ　Ｉ　Ｉ＋のときはトランジスタ２５．２４は共にＯ
ＦＦとなり端子Ｆはオープン状態となる。またＰＬＩ、
ＰＤ端子の両方に同時に負のパルスが印加されるとトラ
ンジスタ２３．２４は同時にＯＮするためＶｏｏからＧ
ＮＤに向かりて電流が流れトランジスタ２５．２４が破
壊されるので、このような動作状態は禁止される。

第１図に戻り、ローパスフィルタ３０は位相同期回路の
応答特性や安定性を決定する部分である。

第４図に示す回路例は増幅器３１を使用した二次のアク
ティブフィルタであり、抵抗３２，５３゜コンデンサ３
５の値によって特性が決定される。

第４図において、電圧制御発振器４０は入力さ　−れる
制御電圧値により発振周波数が変化するものであり、マ
ルチバイブレータを利用したものや電圧可変容量ダイオ
ードを利用したものが一般に多く使用されているが、こ
の他にも種々の回路方式が考案されている。本発明は使
用する電圧制御発振器の構成には限定をうけることはな
く、どのタイプのものも使用可能である。

分周器５０は電圧制御発振器４０の出力を所定数分周し
、位相同期が行なわれた状態で入力信号と同一の周波数
になる比較信号が出力される。したがって分周比には制
限は無く分局比が１、すなわち電圧制御発振器４０の出
力信号が直接比較信号として位相比較器１０に入力され
る場合も含まれる。

パルス幅制限器６０は本発明の特徴となる部分であり、
その−具体例を第５図に示す。同図において、６１は入
力信号の立ち下がりエツジで起動される単安定マルチバ
イブレータ、６２はＯＲゲート、６３はＡＮＤゲートで
ある。Ｄ端子に負のパルスが印加されると単安定マルチ
バイブレータ６１はその立ち下がりエツジで起動され、
出力端子Ｑからは所定のパルス幅Ｔ、の負のパルスが出
力される。制御信号はこのパルス幅制限回路６０を動作
させるか、停止させるかを制御する信号である。制御信
号がＩＩ　Ｉ　Ｉｆに保たれた時はＡＮＤゲート６３は
開かれ、単安定マルチバイブレータ６１のＱ出力はＡＮ
Ｄゲート６３を通過してそのままＯＲゲート６２に入力
されパルス幅制限動作を行なうが、制御信号がＩＩ　Ｑ
　Ｉｆ　Ｋ保たれた時にはＡＮＤゲート６３は閉じられ
るため単安定マルチバイブレータ６１のＱ出力はＯＲゲ
ート６２に入力されずパルス幅制限動作は行なわれない
。ＯＲゲート６２の入力であるＤ端子への入力パルスも
単安定マルチバイブレータ６１のＱ出力も負のパルステ
アルため、入力パルスのパルス幅をＴ、とするとＴＤ＜
Ｔ、のときはＯＲゲート６２の出力には７９幅の負のパ
ルスが出力されるが、ＴＤ）Ｔ。

のときはＴＬ幅の負のパルスが出力される。Ｔ。

の値は任意に設定できるが、正常動作時のＴ、の最大値
と同じかわずかに長く設定すること罠より大きな効果が
得られる。

次に、本発明の効果をタイムチャートにより説明する。

第６図は第１図の構成の回路において制御信号をＩＩ　
ＯＩＩに保った場合、すなわち本発明を使用しない場合
の動作を示したものである。同図において、通常の位相
同期が行なわれている場合には、入力信号Ｒと比較信号
Ｖどの位相差に応じて位相比較器１０のＵ出力あるいは
Ｄ出力にパルスが出力される。このパルスによりチャー
ジポンプ２０が駆動され、ローパスフィルタ３０を経由
して電圧制御発振器４０を、検出された位相差を解消す
る方向に周波数を変化させる（信号０）。

すなわちＲがＶより位相が進んでいる場合には、発振周
波数を高くするために信号Ｏは増加し、ＲがＶより位相
が遅れている場合には、発振周波数を低くするために信
号Ｏは減少する。

ここで、図中Ｈの破線部分のように信号が欠落した場合
には、Ｄに広い幅のパルスが出力され、信号Ｏに大きな
変動を生じる。そのため、発振周波数が大きく変動して
しまい、欠落が回復してＲが正常になったとしてもこの
位相同期回路の応答特性に応じた時間が位相同期が回復
するまでに必要となり、電圧制御発振器の発生クロック
を使用する回路（図示せず）においては、正常な動作が
行なわれない。

これに対して、本発明によれば、第７図に示すように、
Ｈに欠落が生じた場合、位相比較器１０の出力りには同
様に幅の広いパルスが出力されるが、パルス幅制限回路
６０の働きにより実際にチャージポンプ２０を駆動する
パルス幅は、パルス幅制限回路６０で制限されるパルス
幅（Ｔ、）になるため、信号Ｏの変動は小さく、したが
って電圧制御発振器４０の発振周波数の変化もほとんど
生じないので、信号Ｒが回復すれば直ちに位相同期状態
が回復する。また、この発振クロックを使用した回路に
おいても、欠落時を含めて正常な動作が行なわれる。

以上説明したように、本発明によれば、位相同期回路に
おいて、比較の基準となる入力信号に欠落が生じても同
期状態が大きく狂うことがなく、また、欠落を検出する
ための回路も不要である。

本発明によるパルス幅制限を行なうか否かは、例えば回
路全体の起動時にはＯＦＦとして、同期状態が確立した
ならばＯＮにするという程度の手法で充分である。

なお、先にも述べたように、本発明の構成は、これまで
に説明してきた回路に限定されたものではなく、他の回
路でも実現できる。−例として、パルス幅制限回路の他
の具体例を第８図に示す。

同図において第５図と同一の部分忙は同一の番号を付し
ている。第７図の回路においてパルスの制限時間ＴＸ、
を決定するのは遅延素子６５の遅延量である。Ｄ端子に
入力された位相差パルスをインバータロ４で反転して遅
延素子６５でで１時間遅延させＡＮＤゲート６５を経由
してＯＲゲート６２に入力することにより、第５図の例
と同様の動作を得ることができる。

〔発明の効果〕

本発明によれば、位相同期回路の基準信号とししての入
力信号に欠落が生じた場合に発生する位相誤差信号を小
さくおさえることができるので、位相同期状態を保持で
きる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は位相比較
器の回路例を示す回路図、第３図はチャージポンプの回
路例を示す回路図、第４図はローパスフィルタの回路例
を示す回路図、第５図はパルス幅制限回路の第一の具施
例を示す回路図、第６図は従来回路による動作タイムチ
ャート、第７図は本発明を使用した場合のタイムチャー
ト、第８図はパルス幅制限回路の第二の具施例を示す回
路図である。 １０・・・・・・位相比較器、２０・・・・・・チャー
ジポンプ、３０・・・・・・ローパスフィルタ、４０・
・・・・・電圧制御発振器、５０・・・・・・分周器、
６０・・・・・・パルス幅制限回路。

Claims (1)

【特許請求の範囲】
1. 二つの入力信号の位相差を検出し、検出した位相差に対
   応した幅のパルス信号を出力する位相比較器と、該位相
   比較器の出力を入力とし、そのパルス幅に応じて電流の
   入出力を行なうチャージポンプと、該チャージポンプに
   よる電流の入出力を入力とするローパスフィルタと、該
   ローパスフィルタの出力を制御電圧とする電圧制御発振
   器と該発振器の出力を入力として前記二つの入力信号の
   うちの一つを供給する分周器とにより構成される位相同
   期回路において、前記位相比較器の出力をその入力とし
   、パルス幅制限を行なつた出力を該チャージポンプの入
   力として出力するパルス幅制限回路を前記位相比較器と
   チャージポンプとの間に設けたことを特徴とする位相同
   期回路。