JPS63190521A - 能動フイルタ - Google Patents
能動フイルタInfo
- Publication number
- JPS63190521A JPS63190521A JP62023371A JP2337187A JPS63190521A JP S63190521 A JPS63190521 A JP S63190521A JP 62023371 A JP62023371 A JP 62023371A JP 2337187 A JP2337187 A JP 2337187A JP S63190521 A JPS63190521 A JP S63190521A
- Authority
- JP
- Japan
- Prior art keywords
- harmonic
- signal
- harmonics
- inverter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は高調波発生負荷等で発生する高調波を除去する
能動フィルタに係わる。
能動フィルタに係わる。
［従来技術］
例えば、サイリスタ変換器のように、通電時に高調波電
流を発生する装置から、電源系統に生じる高調波電流を
除去するために能動フィルタが用いられるようになって
きている。
流を発生する装置から、電源系統に生じる高調波電流を
除去するために能動フィルタが用いられるようになって
きている。
この能動フィルタは端的には、発生している高調波の大
きさと位相を検【口し、大きさは同じで１８０’位相の
異なる同一周波数の高調波電流を発生し、これを高調波
発生の電力系統に注入して、発生する高調波を打消すも
のである。そして、複数の高調波が含まれているときは
、それぞれについて上述の手段によって打ｉｌの高調波
電流を注入するようにすればよい。
きさと位相を検【口し、大きさは同じで１８０’位相の
異なる同一周波数の高調波電流を発生し、これを高調波
発生の電力系統に注入して、発生する高調波を打消すも
のである。そして、複数の高調波が含まれているときは
、それぞれについて上述の手段によって打ｉｌの高調波
電流を注入するようにすればよい。
このような目的に副う能動フィルタを第２図に示す。
器である。８は電源に同期したｎ次高調波波形を発生さ
せる発振器であり、互いに直交する２つの波形を出力す
る。電流検出器出力信号と発振器６の５ｉｎｎωを信号
を掛算ＰＪ７に入力し、検出器出力信号と発振器８のＣ
ｏｓ ｎωを信号を掛算ｒＡ８に入力し、前記掛算器７
，８の出力信号を積分器８゜１０に人力し、その出力信
号をサンプルホールド回路Ｉ＋、＋２に入力させる。１
３は電源周期ごとに・ずルス信号を発生する信号発生回
路で、各出力信号は積分器９．ＩＯのリセット並びにサ
ンプルホールド回路ＩＩ、＋２のサンプル動作を制御す
る。
せる発振器であり、互いに直交する２つの波形を出力す
る。電流検出器出力信号と発振器６の５ｉｎｎωを信号
を掛算ＰＪ７に入力し、検出器出力信号と発振器８のＣ
ｏｓ ｎωを信号を掛算ｒＡ８に入力し、前記掛算器７
，８の出力信号を積分器８゜１０に人力し、その出力信
号をサンプルホールド回路Ｉ＋、＋２に入力させる。１
３は電源周期ごとに・ずルス信号を発生する信号発生回
路で、各出力信号は積分器９．ＩＯのリセット並びにサ
ンプルホールド回路ＩＩ、＋２のサンプル動作を制御す
る。
一般に高調波ｆ（ｔ）は次式で表わされる。
ｆ（ｔ）＝ＡｎＣｏｓ ｎωｔ＋ｂｎｓｉｎｎωｔ・・
・・・（１）各係数ｉｎ、 ｂｎは、 なるフーリエ級数展開の公式に基づいて、各係数を演算
し、０）式より同期波形Ｃｏｓ ｎωｔ、５ｉｎｎωｔ
を乗算して求めることができる。
・・・（１）各係数ｉｎ、 ｂｎは、 なるフーリエ級数展開の公式に基づいて、各係数を演算
し、０）式より同期波形Ｃｏｓ ｎωｔ、５ｉｎｎωｔ
を乗算して求めることができる。
上記説明の回路部分で、上記数式の演算を行っているの
であって、発振器６の周波数は除去すべき高調波の周波
数に一致した周波数の正弦波信号を発し、電流検出器５
より多次高調波を含む負荷電流信号と掛算器７．８で掛
算され、その出力信号を電源の１周期にわたって積分器
９．ＩＯで積分数に一致し、かつ各信号と同位相な成分
の大きさに比例した信号６Ｌｎ、 ｂｒｌのみが得られ
るのである。
であって、発振器６の周波数は除去すべき高調波の周波
数に一致した周波数の正弦波信号を発し、電流検出器５
より多次高調波を含む負荷電流信号と掛算器７．８で掛
算され、その出力信号を電源の１周期にわたって積分器
９．ＩＯで積分数に一致し、かつ各信号と同位相な成分
の大きさに比例した信号６Ｌｎ、 ｂｒｌのみが得られ
るのである。
信シＪ″発生回路１３からの信号に従い、サンプルホー
ルド回路１１．＋２に積分値が取り込まれる。その直後
信号発生回路Ｉ３よりの信号で積分器９．ＩＯはリセッ
トされ、積分動作を開始する。
ルド回路１１．＋２に積分値が取り込まれる。その直後
信号発生回路Ｉ３よりの信号で積分器９．ＩＯはリセッ
トされ、積分動作を開始する。
サンプルホールド回路１１．＋２よりの出力信号は、掛
算器１４．１５においてそれぞれ発振器６の正弦波信号
と掛算され、積を出力する。この出力信号は発振器６の
信号に同位相な調波の成分に比例する信号である。
算器１４．１５においてそれぞれ発振器６の正弦波信号
と掛算され、積を出力する。この出力信号は発振器６の
信号に同位相な調波の成分に比例する信号である。
周波数の高調波電流成分を抽出することができる。
以上説明のように、加算器＋６の出力は発振器６の高調
波成分を抽出したものであるから、多数の高調波を同時
に補償するには、６〜１Ｂで構成される高調波検出回路
１９を複数個設け、加算器Ｉ８で符号反転し加算する。
波成分を抽出したものであるから、多数の高調波を同時
に補償するには、６〜１Ｂで構成される高調波検出回路
１９を複数個設け、加算器Ｉ８で符号反転し加算する。
２はインバータであって、直流電源３に対し、スイッチ
ング素子ＲＰ、 ＲＮ、 ＳＰ、 Ｓｏｌ、 Ｔｐ＋
ＴＮが直列に接続され、又各スイッチング素子には逆並
列にダイオードが接続され、スイッチング素子ＲＰＩ
ＲＮＩＳＰ、ＳＮ、 ＴＰ、 ＴＮの接続点から交流出
力側にリアクトル４を介して導体接続が行われる。
ング素子ＲＰ、 ＲＮ、 ＳＰ、 Ｓｏｌ、 Ｔｐ＋
ＴＮが直列に接続され、又各スイッチング素子には逆並
列にダイオードが接続され、スイッチング素子ＲＰＩ
ＲＮＩＳＰ、ＳＮ、 ＴＰ、 ＴＮの接続点から交流出
力側にリアクトル４を介して導体接続が行われる。
インバータ電流検出器！７の出力信号と加算器１日の出
力信号とを比較Ｖｒｉ２０の入力信号とし、その大小関
係に基づいてインバータ２のスイッチング素子のオン、
オフ制御が行われ、高調波発生源１の電流に含まれる高
調波電流成分と逆位相のインバータ出力電流が発生され
る結果、その調波成分は打消され電源系統への高調波の
流出が防止される。
力信号とを比較Ｖｒｉ２０の入力信号とし、その大小関
係に基づいてインバータ２のスイッチング素子のオン、
オフ制御が行われ、高調波発生源１の電流に含まれる高
調波電流成分と逆位相のインバータ出力電流が発生され
る結果、その調波成分は打消され電源系統への高調波の
流出が防止される。
電流を補償する場合、高調波電流の検出値即ち加算器１
８の出力信号に対し、インバータで発生する電流は、通
常位相が遅れる傾向にある。
８の出力信号に対し、インバータで発生する電流は、通
常位相が遅れる傾向にある。
これはインバータスイッチング素子のスイッチング遅れ
、あるいはインバータアーム短絡防止のためのデッドタ
イム等に起因しており、その遅れは補償高調波次数が高
くなるほど遅れる傾向にあり、特に１１次、１３次等の
高次高調波に対しては、位相遅れが大きく、能動フィル
タの補償効果も悪くなる傾向にある。
、あるいはインバータアーム短絡防止のためのデッドタ
イム等に起因しており、その遅れは補償高調波次数が高
くなるほど遅れる傾向にあり、特に１１次、１３次等の
高次高調波に対しては、位相遅れが大きく、能動フィル
タの補償効果も悪くなる傾向にある。
［問題を解決するための手段］
上記間、１題を解決するため、本発明では、互いに・、
へｔ 、パ・ 直交する。Ｌ２−“組のｎ次高調波波形を用意し、フー
リエ級数展開の原理にノｘづいて、負荷電流信号を該２
組のｎ次高調波波形と各々乗算し、１周期にわたって積
分して各ｎ次係数を求めるとともに、前記ｎ次高調波波
形より位相の進んだｎ次高調波波形と前記各係数を乗算
したものを加算して、インバータ電流信号とすることで
、高次高調波に対する位相遅れを補償しようとするもの
である。
へｔ 、パ・ 直交する。Ｌ２−“組のｎ次高調波波形を用意し、フー
リエ級数展開の原理にノｘづいて、負荷電流信号を該２
組のｎ次高調波波形と各々乗算し、１周期にわたって積
分して各ｎ次係数を求めるとともに、前記ｎ次高調波波
形より位相の進んだｎ次高調波波形と前記各係数を乗算
したものを加算して、インバータ電流信号とすることで
、高次高調波に対する位相遅れを補償しようとするもの
である。
以下第１図に示す実施例により説明する。
第２図と同一部分は同一符号で示す。
電源周波数に同期し、互に位相が９０°の２組の０次高
調波波形５ｉｎｎωＬ Ｃｏｓ ｎωｔが用意され、多
次の高調波を含む負荷電流信号とともに掛算器７．８に
入力され、それぞれ積分器９．１０で１周期積分され、
サンプルホールド回路１１．１２で保持され、掛算４目
、＋５に入力する。ここまでは第２図図示のものとかわ
るところはない。掛算器＋４．Ｉｓには従来ならば、５
ｉｎｎωｔ＋ Ｃｏｓ ｎωｔの波形が入力するところ
、本例では、５ｉｎｎｃＩＪｔ及びＣｏｓ ｎωｔより
その位相が若干進んだ５ｉｎ（ｎωｔ＋χ°）及びＣｏ
ｓ （ｎ ωｔ＋χ°）の波形が入力する。
調波波形５ｉｎｎωＬ Ｃｏｓ ｎωｔが用意され、多
次の高調波を含む負荷電流信号とともに掛算器７．８に
入力され、それぞれ積分器９．１０で１周期積分され、
サンプルホールド回路１１．１２で保持され、掛算４目
、＋５に入力する。ここまでは第２図図示のものとかわ
るところはない。掛算器＋４．Ｉｓには従来ならば、５
ｉｎｎωｔ＋ Ｃｏｓ ｎωｔの波形が入力するところ
、本例では、５ｉｎｎｃＩＪｔ及びＣｏｓ ｎωｔより
その位相が若干進んだ５ｉｎ（ｎωｔ＋χ°）及びＣｏ
ｓ （ｎ ωｔ＋χ°）の波形が入力する。
従って掛算’ａｒｔ、＋５の出力信号を加算４暑６を通
すと ｌＬｏ Ｃｏｓ （ｎ ωｔ＋χ’ ） ＋ｂｎ ５ｉ
ｎ（ｎ ωｔ＋χ°）となる。
すと ｌＬｏ Ｃｏｓ （ｎ ωｔ＋χ’ ） ＋ｂｎ ５ｉ
ｎ（ｎ ωｔ＋χ°）となる。
この出力信号とインバータ電流との大小関係を比較器で
比較して、インバータのスイッチング素子をオン、オフ
するが、通常比較器２０の信号からスイッチング素子が
オン、オフできるまで数十μｓの遅れがあり、このため
インツイータは発生目標波形よりも数十μｓ以上遅れた
ものになる。この遅れ角は高調波次数とともに大きくな
る傾向、例えば５次で５°、７次で７°、１次で■”、
１３次で１３’等の位相遅れを生ずる。この場合その振
幅にはあまり依存しない。
比較して、インバータのスイッチング素子をオン、オフ
するが、通常比較器２０の信号からスイッチング素子が
オン、オフできるまで数十μｓの遅れがあり、このため
インツイータは発生目標波形よりも数十μｓ以上遅れた
ものになる。この遅れ角は高調波次数とともに大きくな
る傾向、例えば５次で５°、７次で７°、１次で■”、
１３次で１３’等の位相遅れを生ずる。この場合その振
幅にはあまり依存しない。
従ってこのような基準に従って、あらかじめこの遅れ峙
間角を見込んで出力目標波形を進めておけば、所望の補
償電流波形をインバータで作ることができる。
間角を見込んで出力目標波形を進めておけば、所望の補
償電流波形をインバータで作ることができる。
以上は特定のｎ次高調波の検出、補償について説明した
が、多次高調波を含む負荷電流より次数の異なる高調波
について同様な検出、補償を単独又は同時に行い得るこ
とは理解できよう。
が、多次高調波を含む負荷電流より次数の異なる高調波
について同様な検出、補償を単独又は同時に行い得るこ
とは理解できよう。
［効果］
本発明によれば、高次高調波について位相の遅れのない
補償ができる能動フィルタを得ることができる。
補償ができる能動フィルタを得ることができる。
第１図は本発明の実施例を示す。
第２図は従来の高調波除去用品能動フィルタを示す。
１・・・高調波源、２・・・インバータ、３・・・直流
電源、４・・・リアクトル、５・・・負荷電流検出器、
６・・・２相交流発振器、７．８．１４．１５−・・掛
算器、ＩＢ・・・加算器、＋７・・・インバータ出力電
流検出器、２０・・・比較器。
電源、４・・・リアクトル、５・・・負荷電流検出器、
６・・・２相交流発振器、７．８．１４．１５−・・掛
算器、ＩＢ・・・加算器、＋７・・・インバータ出力電
流検出器、２０・・・比較器。
Claims (1)
- （１）互いに直交する２つのｎ次高調波波形を用意し、
フーリエ級数展開の原理に基づいて、負荷電流信号を該
ｎ次高調波波形の各々と乗算し、１周期にわたって積分
して各ｎ次係数を求め、この係数を前記ｎ次高調波波形
より各々一定の位相進みのｎ次高調波波形と各々乗算し
て和を求め、前記和による信号に基づいてインバータ出
力電流を制御することを特徴とする能動フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023371A JP2561656B2 (ja) | 1987-02-02 | 1987-02-02 | 能動フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023371A JP2561656B2 (ja) | 1987-02-02 | 1987-02-02 | 能動フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63190521A true JPS63190521A (ja) | 1988-08-08 |
| JP2561656B2 JP2561656B2 (ja) | 1996-12-11 |
Family
ID=12108690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62023371A Expired - Lifetime JP2561656B2 (ja) | 1987-02-02 | 1987-02-02 | 能動フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561656B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563574A (en) * | 1979-06-20 | 1981-01-14 | Hitachi Ltd | Power source filter device |
| JPS575806A (en) * | 1980-06-16 | 1982-01-12 | Sumitomo Metal Ind Ltd | Moistening and blasting method in blast furnace |
-
1987
- 1987-02-02 JP JP62023371A patent/JP2561656B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563574A (en) * | 1979-06-20 | 1981-01-14 | Hitachi Ltd | Power source filter device |
| JPS575806A (en) * | 1980-06-16 | 1982-01-12 | Sumitomo Metal Ind Ltd | Moistening and blasting method in blast furnace |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2561656B2 (ja) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808462A (en) | Apparatus for detecting the amplitude and phase of an a.c. signal | |
| Wang et al. | Three-phase cascaded delayed signal cancellation PLL for fast selective harmonic detection | |
| CN101617234B (zh) | 先进实时电网监控系统 | |
| Rodriguez et al. | Multiple second order generalized integrators for harmonic synchronization of power converters | |
| Ama et al. | Phase-locked loop based on selective harmonics elimination for utility applications | |
| Gude et al. | Dynamic performance improvement of multiple delayed signal cancelation filters based three-phase enhanced-PLL | |
| KR102160883B1 (ko) | 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치 | |
| US7778053B2 (en) | Power system having a voltage regulator with a notch filter | |
| Sepahvand et al. | Performance improvement of single-phase PLLs under adverse grid conditions: An FIR filtering-based approach | |
| EP0397932A1 (en) | Control device for active filter | |
| Luna et al. | A new PLL structure for single-phase grid-connected systems | |
| Mihalache | Improved load disturbance rejection method for 400 Hz GPU inverters | |
| JPS63190521A (ja) | 能動フイルタ | |
| Prabhala et al. | Implementation of DQ domain control in DSP and FPGA | |
| Wang et al. | Fast harmonic detection based on cascaded delayed signal cancellation PLL | |
| KR100620760B1 (ko) | 가상 2상을 이용한 계통전압 위상 검출장치 | |
| Salmon et al. | A hybrid current controller for a 1-phase PWM rectifier combining hysteresis and carrier-based schemes to achieve a zero current error and unipolar PWM waveforms | |
| Karimi et al. | Reference current generation without PLL for shunt active filter under distorted and unbalanced conditions | |
| Khan et al. | A robust harmonic compensation technique for the single phase grid connected inverters under the distorted grid voltage conditions | |
| Stinson et al. | Analytical Determination of the Harmonic Disturbance Rejection in a Synchronous Reference Frame Phase Locked Loop | |
| JPS58136262A (ja) | 正弦波復元回路 | |
| Wang et al. | Frequency-adaptive grid-virtual-flux synchronization by multiple second-order generalized integrators under distorted grid conditions | |
| JPH0531942B2 (ja) | ||
| Wang | Research on virtual flux oriented synchronization algorithm for three-phase grid voltages | |
| Zhou | Design and Implementation of Digital Phase Locked Loop for Single-Phase Grid-Tied PV Inverters |