JPS6318705A - Ｖｃｏ用電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、可変容量ダイオードを用いたＶＣ０回路（
電圧制御型発振回路）用の電界効果トランジスタ装置の
改良に関する。

［従来の技術］ 第５図は、上記の形式のｖＣ○回路の一例を示す図であ
る。この回路は、コルピッツ発振回路の変形で、発振周
波数では、インダクタンス素子として働く分布定数線路
３と、それに並列に接続された固定容量４と可変古漬ダ
イオード５により、共振部を形成する。そして、可変容
量ダイオード５には、チョークコイル６を介して端子７
から、チューニング電圧が、印加される。他方、増幅器
側（負性抵抗側）は、結合コンデンサ２を介して、ソー
ス接地のＦ、ＥＴｌのゲートに接続され、ドレインは、
チョークコイル８を介して、端子９から電源が供給され
る。

ところで、第５図に示したＶＣＯでは、従来、ＦＥＴ１
と可変容量ダイオード５とは別部品で構成されており、
すなわち−点鎖線Ａで囲まれる部分に相当するＦＥＴＩ
に対して可変容量ダイオード５は該ＦＥＴＩに対して外
付けされていた。

［発明が解決しようとする問題点］ 上述したように、可変容量ダイオード５は、ＦＥＴ１の
ゲート電極に外付けされていた。その結果、ギガ帯のよ
うな高周波帯においては、第６図に等価回路図で示すよ
うに動作すべき可変容量ダイオード５は、現実には第７
図に等価回路図で示すように動作していた。すなわち、
可変古漬ダイオード５を外付けするためのリード線や導
電パターンの引ぎ回し分により、可変容量ダイオード５
の回りにインダクタンス分が発生していた。その結果、
該インダクタンス分により、発振周波数が低下したり、
接続リード線のロスによりＱが低下し、安定な発振を得
られず、また発振停止が生じる場合もあった。

それゆえに、この発明の目的は、可変容量ダイオードの
接続のためのリード線や導電パターンの影響を効果的に
低減し得る、ＶＣＯ用電界効果トランジスタ装置を提供
することにある。

［問題点を解決するための手段］ この発明のｖＣＯ用ＦＥＴの特徴は、同一ウェハ上にＦ
ＥＴとともに可変容量ダイオードを構成したことにある
。すなわち、半絶縁性基板と、該半絶縁性基板上に設け
られた一導電形式の半導体層と、該一導電形式の半導体
層上に形成されたシミットキ・バリア・ゲート電極、ソ
ース電極およびドレイン電極とを有する電界効果トラン
ジスタ部分と、半絶縁性基板上に超階段型ｐｎ接合等に
より構成された可変容量ダイオード部分とを備える。

［作用および発明の効果］ この発明では、同一のウェハすなわち半絶縁性基板上に
ＦＥＴと可変容量ダイオードとが構成されたモノリシッ
クな半導体装置とされている。よって、リードａ等を用
いて可変容量ダイオードをＦＥＴに接続した場合のよう
な接続構造に起因するインダクタンス分や抵抗弁の影響
を効果的に低減することができる。したがって、可変容
量ダイオードを第６図の等価回路図に近い状態で動作さ
ぼることができる。よって、発振周波数の低下ならびに
発振の停止等のおそれのない安定な■ＣＯを得ることが
できる。

［実施例の説明］ 第１図は、この発明の一実施例を示す模式的断面図であ
り、ここではＱａ　Ａｓ半絶縁性基板１１の図面上右側
部分にＦＥＴが構成されている。すなわら、ＦＥＴ部分
１２は、半絶縁性基板１１に動作層となる一導電形とし
てのｎ形のＧａ　Ａｓ　１層１３がイオン注入法等によ
り形成されており、該ｎ型Ｑａ　ＡＳ　ｉ１層１３上に
、たとえばアルミニウムよりなるショットキ・バリア・
ゲート電極１５、たとえばＡｕ　−Ｇｅ−Ｐｔなどから
なるソース電極１６およびドレイン電極１７が形成され
ている。

他方、同一半絶縁性基板１１には、気相成長などにより
ｎ形Ｑａ　Ａｓ層３３を形成し、次にイオン注入などに
よりＩ）　ＪｔｊＧａ　Ａｓ層３４を超階段型ｐｎ接合
を得るように形成し、電極３５．３６を表面に付与する
ことにより可変ダイオード３２が構成されている。そし
て、電極３６とソース電極１６とは、それぞれ電極２５
と２６に接続され、電極２５と２６の間の容量で結合す
る。また、上述した可変容量ダイオード部分３２のもう
一方の電極３５は、第１図では図示しない導電パターン
によりＦＥＴ部分１２のゲート電極１５に電気的に接続
されている。なお、可変容量ダイオード３２は階段型ｐ
ｎ接合あるいは金属−半導体接触により構成してもよい
。

上記したように、この実施例ではＦＥＴ部分１２と共に
容量結合部２２および可変容量ダイオード部分３２が同
一の半絶縁性基板１１上に構成されている。この実施例
のｖＣＯ用ＦＥＴ装置の等価回路を第３図に示す。また
、第１図実施例を構成するための各電極のパターン例を
第２図に示す。

第２図の例では、容量結合部２２の一方の電極２６が導
電パターン２８によりＦＥＴ部分１２のソース電極１６
に接続されており、容量結合部２２の他方の電極２５が
可変容量ダイオード部分３２の一方の電極３６に導電パ
ターン２９により接続されている。また、可変容量ダイ
オード部分３２の他方の電極３５は、導電パターン３８
によりＦＥＴ部分１２のゲート電極１５に接続されてい
る。

もっとも、この各電極１５・・・３６の形状ならびに各
導電パターン２８・・・３８の形状および引き回しにつ
いては第２図の例に限らず構成し得る。

第４図は、第１図実施例のｖＣＯ用ＦＥＴ装置を使用し
たｖＣＯ回路の一例を示す図である。この回路では、二
点鎖線Ｂで示す部分が上記実施例のＦＥＴ装置で構成さ
れている。すなわち、ＦＥＴ１２のゲート電極に至る接
続端子４１（第２図に相当の部分を同一の参照番号で示
す）に、カップリングコンデンサ４２を介して分布定数
線路４３が接続されている。分布定数線路４３は、たと
えばマイクロストリップライン共振器、誘電体同軸共振
器等により構成する。また、この実施例の電界効果トラ
ンジスタ装置の端子４４（第２図に相当の接続点を同一
の参照番号で示す。）はチョークコイル４５を介して端
子４６に接続され、端子４６にかけるチューニング電圧
による発振周波数をυＪＩ！Ｉｌする。

また、この実施例の電界効果トランジスタ装置の端子４
８（第２図に相当の接続点を同一の参照番号で示す）に
は、チョークコイル４９が接続されており、該チョーク
コイル４９の他方端から、電源が供給される。

第１図〜第３図を再度参照して説明すると、この実施例
の装置では、第５図に示した従来のＦＥＴ１および可変
容量ダイオード５が同一の半絶縁性基板１１上に一体に
構成された構造とされてＪ３す、さらに容量結合部分２
２もＦＥＴ部分１２および可変容量ダイオード部分３２
と一体に構成されたモノリシックな半導体装置とされて
いる。よって、ＦＥＴに可変容量ダイオードを外付けす
る場合のようにリード線等の接続部分に起因する不要な
インダクタンス分や抵抗弁があまり生じないので、発振
周波数の安定化やＱの低下を効果的に防止し得ることが
わかる。

さらに、この実施例では容量結合部分２２が可変容量ダ
イオード部分３２とＦＥＴのソース電極１６との間に接
続されておりかつ一体に構成されているので、ＦＥＴの
絶縁破壊に対する防止の効果も多少なりとも得ることが
期待される。

【図面の簡単な説明】

第１図は、この発明の一実施例の模式的断面図であり、
第２図は第１図実施例の電極パターンの一例を示す平面
図、第３図は第１図実施例の等価回路図である。第４図
は、第１図実施例を用いて構成したｖＣＯ回路の一例を
示す図である。第５図は、従来のＶＣＯ用ＦＥＴを用い
た回路の一例を示す図であり、第６図は第５図の回路に
おける可変容量ダイオードの理想的な動作状態の等価回
路図を、第７図は実際の動作状態を示す等価回路図であ
る。 図において、１１は半絶縁性基板、１２はＦＥＴ部分、
１５はゲート電極、１６はソース電極、１７はドレイン
電極、３２は可変容量ダイオード部分、３３はｎ形Ｇａ
　Ａｓ　Ｍ、３４はｎ形ＧａＡＳ層を示す。 特許出願人　株式会社村田製作所 第１図

Claims (1)

1. 【特許請求の範囲】 可変容量ダイオードを用いたＶＣＯ回路用の電界効果ト
   ランジスタであって、 半絶縁性基板と、 該半絶縁性基板上に設けられた一導電形式の半導体層と
   、該一導電形式の半導体層上に形成されたショットキ・
   バリア・ゲート電極、ソース電極およびドレイン電極と
   を有する電界効果トランジスタ部分と、 前記半絶縁性基板上に構成された可変容量ダイオード部
   分とを備え、 前記可変容量ダイオードの一端は、前記電界効果トラン
   ジスタ部分のゲート電極に接続されている、ＶＣＯ用電
   界効果トランジスタ。