JPS63186430A - Ashing process - Google Patents
Ashing processInfo
- Publication number
- JPS63186430A JPS63186430A JP62019254A JP1925487A JPS63186430A JP S63186430 A JPS63186430 A JP S63186430A JP 62019254 A JP62019254 A JP 62019254A JP 1925487 A JP1925487 A JP 1925487A JP S63186430 A JPS63186430 A JP S63186430A
- Authority
- JP
- Japan
- Prior art keywords
- ashing
- semiconductor wafer
- heated
- substrate
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、被処理基板に被着された膜を除去するアッシ
ング方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an ashing method for removing a film deposited on a substrate to be processed.
(従来の技術)
一般に半導体集積回路を形成する微細パターンの形成は
例えば露光および現像によって形成された有機高分子の
フォトレジスト膜をマスクとして用い、このマスクの下
地膜をエツチングすることにより行なわれる。したがっ
て、マスクとして用いられたフォトレジスト膜はエツチ
ング過程を経た後には半導体ウェハの表面除去する必要
がある。(Prior Art) Generally, fine patterns forming semiconductor integrated circuits are formed by using, for example, an organic polymer photoresist film formed by exposure and development as a mask, and etching the base film of this mask. Therefore, the photoresist film used as a mask must be removed from the surface of the semiconductor wafer after the etching process.
このような場合のフォトレジスト膜を除去する処理とし
てアッシング処理が行なわれている。Ashing processing is performed to remove the photoresist film in such cases.
このアッシング処理はレジストの除去、シリコンウェハ
、マスクの洗浄を始めインクの除去、溶剤残留物の除去
等にも使用され、半導体プロセスのドライクリーニング
処理を行なう場合に適するものである。This ashing process is used to remove resist, clean silicon wafers and masks, as well as remove ink, solvent residue, etc., and is suitable for dry cleaning in semiconductor processes.
紫外線を照射することにより酸素原子ラジカルを発生さ
せて、バッチ処理でアッシング処理を行なうアッシング
装置がある。There is an ashing device that performs batch ashing processing by generating oxygen atom radicals by irradiating ultraviolet rays.
第2図はこのような紫外線照射により酸素原子ラジカル
を発生させるアッシング装置を示すもので、処理室1に
は、多数の半導体ウェハ2が所定間隔をおいて垂直に配
置され、処理室1の上部に設置されている紫外線発光管
3からの紫外線を処理室1の上面に設けられた石英等の
透明な窓4を通して照射し、処理室1に充填された酸素
を励起してオゾンを発生させる。FIG. 2 shows an ashing device that generates oxygen atomic radicals through ultraviolet irradiation. Ultraviolet rays from an ultraviolet light emitting tube 3 installed in the chamber 1 are irradiated through a transparent window 4 made of quartz or the like provided on the upper surface of the processing chamber 1, and the oxygen filled in the processing chamber 1 is excited to generate ozone.
そしてこのオゾン雰囲気から生じる酸素ラジカルを半導
体ウェハ2に作用させてアッシング処理を行なう。Oxygen radicals generated from this ozone atmosphere are then applied to the semiconductor wafer 2 to perform an ashing process.
(発明が解決しようとする問題点)
しかしながら上記説明の従来の紫外線を用いたアッシン
グ装置では、アッシング速度が50〜150nm/mi
nと遅く処理に時間がかかるため、例えば大口径の半導
体ウェハの処理に適した、半導体ウェハを1枚1枚処理
する枚葉処理が行なえないという問題点があった。本発
明は上記点に対処してなされたものでフォトレジスト膜
のアッシング速度が速く、大口径半導体ウェハの枚葉処
理等に対応する−ことのできるアッシング方法を提供し
ようとするものである。(Problems to be Solved by the Invention) However, in the conventional ashing device using ultraviolet rays described above, the ashing speed is 50 to 150 nm/mi.
Since the processing time is slow, for example, there is a problem that single-wafer processing, in which semiconductor wafers are processed one by one, which is suitable for processing large-diameter semiconductor wafers, cannot be performed. The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide an ashing method that has a high ashing speed for a photoresist film and can be applied to single-wafer processing of large-diameter semiconductor wafers.
(問題点を解決するための手段)
本発明は、被処理基板に対して所間隔離れて対向配置さ
れ流出板に設けられた開口からアッシングガスを上記被
処理基板表面に流出してアッシングする際、上記アッシ
ングガスを上記被処理基板表面に加熱流出することを特
徴とする。(Means for Solving the Problems) The present invention provides a method for performing ashing by flowing ashing gas onto the surface of the substrate to be processed through an opening provided in an outflow plate that is disposed facing the substrate at a predetermined distance from the substrate to be processed. , the ashing gas is heated and flows out onto the surface of the substrate to be processed.
(作 用)
被処理基板に対して所定間隔離れて対向配置され流出板
に設けられた開口からアッシングガスを上記被処理基板
表面に流出してアッシングする際、予めにアッシングガ
スを加熱手段により加熱し。(Function) When ashing gas flows out onto the surface of the substrate to be processed through the opening provided in the outflow plate, which is disposed facing the substrate at a predetermined distance from the substrate to be processed, the ashing gas is heated in advance by a heating means. death.
上記被処理基板表面に流出することにより、被処理基板
の中心部から周辺部にアッシングガスが流導する際接触
による被処理基板と流出板の温度低下を防止することが
できる。By flowing out onto the surface of the substrate to be processed, it is possible to prevent the temperature of the substrate to be processed and the outflow plate from decreasing due to contact when the ashing gas flows from the center to the periphery of the substrate to be processed.
(実施例)
以下、本発明方法を半導体製造工程におけるアッシング
工程に適用した実施例につき図面を参照して説明する。(Example) Hereinafter, an example in which the method of the present invention is applied to an ashing process in a semiconductor manufacturing process will be described with reference to the drawings.
第1図において、昇降機構(図示せず)により上下動自
在に断面U字状で円筒状の上チヤンバ−5が設けられて
いる。この上チヤンバ−5にはアッシングガスを均一に
流出させるための例えばガラス製平板6が設けられてい
る。この平板6の中心軸にはアッシングガスを流出させ
るための例えば口径8薗の流出ロアが設けられている。In FIG. 1, a cylindrical upper chamber 5 with a U-shaped cross section is provided, which is movable up and down by a lifting mechanism (not shown). A flat plate 6 made of glass, for example, is provided in the upper chamber 5 to allow the ashing gas to flow out uniformly. An outflow lower having a diameter of, for example, 8 mm is provided on the central axis of the flat plate 6 to allow the ashing gas to flow out.
上記上チヤンバ−5と係合する如く下チヤンバ−8が設
けられ、この下チヤンバ−8内には被処理基板例えば半
導体ウェハ9を載置可能である円板状載置台10が設け
られている。この載置台10にはヒーター11が内設さ
れている。このヒーター11は下チヤンバ−8外部に設
けられた温度制御機構12により温度制御自在であり、
これにより上記載置台10が温度制御自在に構成されて
いる。この載置台10上に設定した半導体ウェハ9の表
面に7ツシングガスを流出する如く、ガス流導管13に
より加熱機構14例えばセラミックヒータ−を介して酸
素供給源15を備えたオゾン発生器16が配設されてい
る。また、下チヤンバ−8の底部には処理室18内の排
気をする排気機構19が排気管20を介して設けられて
いる。このようにしてアッシング装置が構成されている
。 次に上述したアッシング装置による半導体ウェハの
アッシング方法を説明する。A lower chamber 8 is provided to engage with the upper chamber 5, and a disk-shaped mounting table 10 on which a substrate to be processed, such as a semiconductor wafer 9, can be placed is provided within the lower chamber 8. . A heater 11 is installed inside the mounting table 10. The temperature of this heater 11 can be freely controlled by a temperature control mechanism 12 provided outside the lower chamber 8.
As a result, the mounting table 10 is configured to be temperature controllable. An ozone generator 16 equipped with an oxygen supply source 15 is provided through a gas flow conduit 13 via a heating mechanism 14, for example, a ceramic heater, so that the cutting gas flows onto the surface of the semiconductor wafer 9 set on the mounting table 10. has been done. Further, an exhaust mechanism 19 for exhausting the inside of the processing chamber 18 is provided at the bottom of the lower chamber 8 via an exhaust pipe 20. The ashing device is configured in this way. Next, a method of ashing a semiconductor wafer using the above-described ashing apparatus will be described.
昇降機構(図示せず)により上チヤンバ−5を上昇させ
、搬送機構例えばハンドアーム(図示せず)により半導
体ウェハ9を吸着して下チヤンバ−8に設けられた載置
台10上の予め定められた位置に載置する。上記上チヤ
ンバ−5を昇降機構により下降させ、下チヤンバ−8と
気密連結する。The upper chamber 5 is raised by an elevating mechanism (not shown), and the semiconductor wafer 9 is sucked by a transport mechanism such as a hand arm (not shown) to a predetermined position on the mounting table 10 provided in the lower chamber 8. Place it in the correct position. The upper chamber 5 is lowered by a lifting mechanism and connected to the lower chamber 8 in an airtight manner.
次に酸素供給源15を備えたオゾン発生器16により発
生したオゾンを含有したアッシングガスを加熱機構14
例えばセラミックヒータ−により150〜500℃例え
ば350℃に加熱し、平板6に設けられた流出ロアから
載置台10上に設定した半導体ウェハ9の表面に流出す
る。この時すてに載置台10は温度制御機構12により
載置台10に内設しているヒーター11が例えば300
℃程度に加熱しているため、設定した半導体ウェハ9も
加熱されている。この状態で上記加熱されたアッシング
ガスを半導体ウェハ9の表面に流出する。上記加熱機構
14でアッシングガスを加熱することにより、アッシン
グガス流出時のアッシングガスによる半導体ウエノX9
の冷却を防止する。Next, ashing gas containing ozone generated by an ozone generator 16 equipped with an oxygen supply source 15 is heated to a heating mechanism 14.
For example, it is heated to 150 to 500° C., for example, 350° C., by a ceramic heater, and flows out from an outflow lower provided on the flat plate 6 onto the surface of the semiconductor wafer 9 set on the mounting table 10. At this time, the temperature control mechanism 12 controls the temperature control mechanism 12 of the mounting table 10 so that the heater 11 installed inside the mounting table 10 has a temperature of 300, for example.
Since it is heated to about .degree. C., the set semiconductor wafer 9 is also heated. In this state, the heated ashing gas flows out onto the surface of the semiconductor wafer 9. By heating the ashing gas with the heating mechanism 14, the semiconductor wafer X9 is heated by the ashing gas when the ashing gas flows out.
to prevent cooling.
そして、加熱した半導体ウェハ9表面に被着されたフォ
トレジスト膜とアッシングガスが反応し。Then, the photoresist film deposited on the heated surface of the semiconductor wafer 9 reacts with the ashing gas.
アッシングが行なわれ、フォトレジスト膜が除去される
。Ashing is performed to remove the photoresist film.
この後、処理室18内のアッシングガスはオゾン分解器
(図示せず)により分解され排気管20を介して排気機
構19より排気する。そして、昇降機構により上チヤン
バ−5を上昇させ、搬送機構により半導体ウェハ9を次
工程へ搬送する。Thereafter, the ashing gas in the processing chamber 18 is decomposed by an ozone decomposer (not shown) and exhausted from the exhaust mechanism 19 via the exhaust pipe 20. Then, the upper chamber 5 is raised by the lifting mechanism, and the semiconductor wafer 9 is transported to the next process by the transport mechanism.
上記実施例では加熱機構としてセラミックヒータ−によ
り説明したが、アッシングガスを加熱できるものであれ
ば上記に限定するものではない。In the above embodiment, a ceramic heater was used as the heating mechanism, but the heating mechanism is not limited to the above as long as it can heat the ashing gas.
以上述べたようにこの実施例によれば、アッシングガス
を予めに加熱することにより、半導体ウェハを冷却して
しまうことがないため、温度変化によるアッシングむら
を防止することが可能となる。As described above, according to this embodiment, by heating the ashing gas in advance, the semiconductor wafer is not cooled down, so that uneven ashing due to temperature changes can be prevented.
以上説明したように本発明によれば、予めにアッシング
ガスを加熱することにより、被処理基板を冷却してしま
うことがないため、アッシングむらを防いだ均一なアッ
シング処理ができ、大口径被処理基板の処理に適した、
被処理基板を1枚1枚処理する枚葉処理を行なうことが
可能となる。As explained above, according to the present invention, by heating the ashing gas in advance, the substrate to be processed is not cooled down, so that uniform ashing processing can be performed without uneven ashing, and large-diameter substrates can be processed. Suitable for substrate processing,
It becomes possible to perform single-wafer processing in which each substrate to be processed is processed one by one.
第1図は本発明のアッシング方法におけるアッシング装
置の構成図、第2図は従来のアッシング装置の構成図を
示すものである。
2.9・・・半導体ウェハ、 14・・・加熱機構
、18・・・処理室。
特許出願人 東京エレクトロン株式会社第1図
第2図FIG. 1 is a block diagram of an ashing device in the ashing method of the present invention, and FIG. 2 is a block diagram of a conventional ashing device. 2.9... Semiconductor wafer, 14... Heating mechanism, 18... Processing chamber. Patent applicant Tokyo Electron Ltd. Figure 1 Figure 2
Claims (3)
流出板に設けられた開口からアッシングガスを上記被処
理基板表面に流出してアッシングする方法において、予
め加熱したアッシングガスを上記被処理基板表面に流出
することを特徴とするアッシング方法。(1) In a method of ashing by flowing ashing gas onto the surface of the substrate to be processed through an opening provided in an outflow plate disposed opposite to the substrate at a predetermined distance, the preheated ashing gas is applied to the surface of the substrate to be processed. An ashing method characterized by spilling onto the substrate surface.
である特許請求の範囲第1項記載のアッシング方法。(2) The above ashing gas heating temperature is 150-500℃
An ashing method according to claim 1.
特徴とする特許請求の範囲第1項記載のアッシング方法
。(3) The ashing method according to claim 1, wherein the heating means is a ceramic heater.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019254A JPH0810690B2 (en) | 1987-01-29 | 1987-01-29 | Ashing method and ashing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019254A JPH0810690B2 (en) | 1987-01-29 | 1987-01-29 | Ashing method and ashing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63186430A true JPS63186430A (en) | 1988-08-02 |
| JPH0810690B2 JPH0810690B2 (en) | 1996-01-31 |
Family
ID=11994289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62019254A Expired - Fee Related JPH0810690B2 (en) | 1987-01-29 | 1987-01-29 | Ashing method and ashing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810690B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503958A (en) * | 1972-08-18 | 1975-01-16 | ||
| JPS5220766A (en) * | 1975-08-04 | 1977-02-16 | Texas Instruments Inc | Method of removing phtoresist layer and processing apparatus thereof |
-
1987
- 1987-01-29 JP JP62019254A patent/JPH0810690B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503958A (en) * | 1972-08-18 | 1975-01-16 | ||
| JPS5220766A (en) * | 1975-08-04 | 1977-02-16 | Texas Instruments Inc | Method of removing phtoresist layer and processing apparatus thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810690B2 (en) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63186430A (en) | Ashing process | |
| JP2519049B2 (en) | Ashing device | |
| JPS6381823A (en) | Ashing apparatus | |
| JPS63276225A (en) | Ashing system | |
| JPH07105381B2 (en) | Asssing device | |
| JPH06101423B2 (en) | Semiconductor wafer processing equipment | |
| KR960008894B1 (en) | Ashing method | |
| JP2617935B2 (en) | Atthing method | |
| JPS63179525A (en) | Ashing apparatus | |
| JPS63142816A (en) | Ashing method | |
| JPS63157423A (en) | Asher | |
| JPH06103666B2 (en) | Ashing method | |
| JPH06101424B2 (en) | Semiconductor wafer processing equipment | |
| JPS6343322A (en) | Ashing equipment | |
| JPS63133529A (en) | Ashing | |
| JPH06103662B2 (en) | Assing method | |
| JPS63133528A (en) | Ashing device | |
| JPS6332927A (en) | Ashing apparatus | |
| JPS63179522A (en) | Ashing apparatus | |
| JPS63301522A (en) | Ashing device | |
| JPS6348825A (en) | Ashing device | |
| JPS63142817A (en) | Ashing method | |
| JPS6381822A (en) | Ashing process | |
| JPH0766916B2 (en) | Ashing method | |
| JPS63179521A (en) | Ashing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |