JPS63182655A - mask - Google Patents
maskInfo
- Publication number
- JPS63182655A JPS63182655A JP62014030A JP1403087A JPS63182655A JP S63182655 A JPS63182655 A JP S63182655A JP 62014030 A JP62014030 A JP 62014030A JP 1403087 A JP1403087 A JP 1403087A JP S63182655 A JPS63182655 A JP S63182655A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- area
- semiconductor wafer
- information
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 43
- 235000012431 wafers Nutrition 0.000 description 40
- 239000008188 pellet Substances 0.000 description 36
- 230000007547 defect Effects 0.000 description 15
- 230000002950 deficient Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000011179 visual inspection Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造に使用されるマスクに適用
して有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technique that is effective when applied to masks used in manufacturing semiconductor devices.
半導体装置の製造工程である、いわゆるウエノ1工程で
は、半導体ウェハの完成までに半導体基板であるシリコ
ン(Sl)単結晶等の基板に各種の回路素子を形成する
ための不純物イオンの打ち込みや、該回路素子等の電気
的接続に使用するアルミニウム(A1)等からなる配線
を形成する等のために、幾多のレジストパターンの形成
が行われる。このレジストパターンは、半導体ウエノ飄
の回路形成主面の全体にレジスト膜を塗布形成した後、
該レジスト膜にマスクを用いてそのパターンを転写する
ことにより形成される。なお、マスクについては、昭和
57年11月15日、株式会社工業調査会発行、「電子
材料J 1982年別冊、P119に説明がある。In the so-called wafer 1 process, which is a semiconductor device manufacturing process, impurity ions are implanted to form various circuit elements on a semiconductor substrate such as silicon (Sl) single crystal, and other processes are performed before the semiconductor wafer is completed. Many resist patterns are formed in order to form wiring made of aluminum (A1) or the like used for electrical connection of circuit elements and the like. This resist pattern is created by applying a resist film to the entire main surface of the semiconductor wafer for circuit formation.
It is formed by transferring the pattern onto the resist film using a mask. Regarding masks, there is an explanation in "Electronic Materials J 1982 Special Edition, p. 119, published by Kogyo Research Association Co., Ltd., November 15, 1982.
ところで、通常半導体装置の製造においては、一枚の半
導体ウェハ1乙たとえば約100個のペレット分を同時
に形成することが行われている。Incidentally, in the production of semiconductor devices, it is common practice to simultaneously form, for example, approximately 100 pellets on one semiconductor wafer.
また、半導体ウエノ1を完成させるまでには、たとえば
10枚のマスクを逐次使用して目的とするしシストパタ
ーンを形成することが行われる。したがって、上記レジ
ストパターンを形成するためのマスクには、100を超
える数のペレットに対応するパターン(以下、ペレット
形成領域という。Further, until the semiconductor wafer 1 is completed, for example, ten masks are sequentially used to form a desired cyst pattern. Therefore, the mask for forming the resist pattern has a pattern corresponding to more than 100 pellets (hereinafter referred to as pellet formation area).
)が形成されていることになる。このように多くのペレ
ット形成領域が形成されているマスクでは、その全ての
パターンが完全であることが望ましいが、そのようなマ
スクの作成は極めて困難である。) is formed. In a mask in which so many pellet forming regions are formed, it is desirable that all the patterns are perfect, but it is extremely difficult to create such a mask.
そこで、実際の作業においては、許容範囲を定め、外観
検査の結果、上記許容範囲内にペレット形成領域の欠陥
数が収まっている場合には、そのマスクをウェハ工程に
使用することが行われている。Therefore, in actual work, a tolerance range is determined, and if the number of defects in the pellet forming area falls within the tolerance range as a result of the visual inspection, that mask is used in the wafer process. There is.
その場合の措置として、たとえばそのマスクの外観検査
の結果を記載した記録紙等の記録手段を該マスクの出荷
に際して添付してやることが考えられる。As a measure in this case, it is conceivable to attach a recording means, such as a recording paper, in which the results of the visual inspection of the mask are written, when the mask is shipped.
〔発明が解決しようとする問題点〕
ところが、上記のように外観検査の結果に関する情報を
記載した情報手段をマスクに添付する場合には、その情
報手段の管理が難しいために紛失し易く、上記検査結果
を十分に活かすことが困難であるという問題がある。よ
しんば、紛失しない場合であっても、半導体ウェハ自体
には何等の記録も存在していないため、完成された半導
体ウェハを観ても該ウェハに、使用したマスクの欠陥に
起因する不良ペレットがどれだけ存在しているかは容易
に把握することはできない。そのため、いわゆるプロー
ブ検査を経ずに不良ペレットを把握するためには、半導
体ウェハの完成までに使用した全てのマスクに添付され
ている記録手段を照合しなければならず、極めて煩雑で
あるために、側底実用に耐え得ないという問題のあるこ
とも本発明者により見出された。[Problems to be Solved by the Invention] However, when an information means containing information about the results of the visual inspection is attached to a mask as described above, it is difficult to manage the information means and it is easy to lose. There is a problem in that it is difficult to make full use of test results. Yoshiba, even if the semiconductor wafer is not lost, there is no record of the semiconductor wafer itself, so even if you look at the completed semiconductor wafer, it is difficult to tell whether there are defective pellets on the wafer due to defects in the mask used. It is not easy to determine whether there are only Therefore, in order to identify defective pellets without going through a so-called probe inspection, it is necessary to check the recording means attached to all the masks used until the completion of the semiconductor wafer, which is extremely complicated. The inventor has also discovered that there is a problem in that the lateral sole cannot be put to practical use.
本発明の目的は、完成された半導体ウェハを観るだけで
、その完成までに使用したマスクに関する情報を容易に
把握、認識することができる技術を提供することにある
。An object of the present invention is to provide a technology that allows one to easily grasp and recognize information regarding the masks used to complete a semiconductor wafer just by looking at the completed semiconductor wafer.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
−3=
〔問題点を解決するだめの手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。-3= [Means for solving the problem] A brief summary of typical inventions disclosed in this application is as follows.
すなわち、マスクの転写領域の一部に情報記録領域を形
成するものである。That is, an information recording area is formed in a part of the transfer area of the mask.
上記した手段によれば、完成された半導体ウェハの一部
に、その完成までに使用した全てのマスクに関する情報
を記録しておくことができるた給、該情報の記録から上
記マスクに起因する不良ペレットの位置等の種々の情報
を容易に読み取ることができるものである。According to the above-mentioned means, it is possible to record information on all the masks used until the completion of the semiconductor wafer on a part of the completed semiconductor wafer, and from the recording of the information, defects caused by the masks can be detected. Various information such as the position of the pellet can be easily read.
第1図(a)は本発明による一実施例であるマスクを示
す概略説明図であり、第1図(b)は上記マスクの重ね
合わせ用のターゲット形成領域を拡大して示す概略説明
図である。また、第2図(a)は本実施例のマスクを適
用してパターンを作成した半導体ウェハを示す概略説明
図であり、第2図(b)は上記マスクの重ね合わせ用の
ターゲット形成領域に対4一
応する上記半導体ウェハに形成された重ね合わせ用のタ
ーゲット領域を拡大して示す概略説明図である。FIG. 1(a) is a schematic explanatory diagram showing a mask according to an embodiment of the present invention, and FIG. 1(b) is a schematic explanatory diagram showing an enlarged target formation area for overlapping the masks. be. Furthermore, FIG. 2(a) is a schematic explanatory diagram showing a semiconductor wafer on which a pattern has been created by applying the mask of this example, and FIG. FIG. 4 is a schematic explanatory diagram showing an enlarged view of a target region for overlay formed on the semiconductor wafer corresponding to Pair 4;
本実施例のマスクは、四角形の板状の石英ガラス1にク
ロム(Cr)からなる遮光部2が被着形成されてなるも
のである。上記遮光部2には、縦横を所定の間隔に仕切
ることにより、多数のペレット形成領域3が形成されて
いる。したがって、上記マスクを用いて半導体ウェハに
パターンを作成する場合は、上記ペレット形成領域(パ
ターン)3に対応して、第2図に示す半導体ウェハ4に
ペレット領域(パターン)5が形成されることになる。The mask of this embodiment is made up of a rectangular plate-shaped quartz glass 1 on which a light shielding part 2 made of chromium (Cr) is adhered. A large number of pellet forming areas 3 are formed in the light shielding part 2 by partitioning the light shielding part 2 at predetermined intervals vertically and horizontally. Therefore, when creating a pattern on a semiconductor wafer using the above mask, a pellet area (pattern) 5 is formed on the semiconductor wafer 4 shown in FIG. 2 corresponding to the above pellet forming area (pattern) 3. become.
そして、一連の工程が終了した後、ペレット領域5の境
界線であるスクライブライン6に沿ってグイシングして
個々のペレット領域毎に分割することにより、半導体ペ
レット(図示せず)の製造が達成されるものである。After a series of steps are completed, semiconductor pellets (not shown) are manufactured by dividing the pellet into individual pellet regions by guising along the scribe line 6, which is the boundary line of the pellet region 5. It is something that
ところで、半導体ウェハのパターン作成は、回路素子等
の形成のために行う半導体基板への不純物イオンの打ち
込みや、形成された回路素子等の電気的接続のための配
線形成等の多くの工程を経て初めて達成されるものであ
る。そして、その各工程では、その目的に応じたマスク
を用いてレジストパターンの形成が行われる。したがっ
て、上記半導体ウェハに形成されるペレット領域5の完
全を期すためには、使用される一連のマスクを、常に半
導体ウェハの所定の位置に正確に合わせることが要求さ
れる。そこで、一般にマスクにはその一部に、各マスク
の重ね合わせ用の目印を形成することが行われている。By the way, patterning of semiconductor wafers involves many steps, such as implanting impurity ions into the semiconductor substrate to form circuit elements, etc., and forming wiring for electrical connection of the formed circuit elements. This is achieved for the first time. In each step, a resist pattern is formed using a mask depending on the purpose. Therefore, in order to ensure the integrity of the pellet area 5 formed on the semiconductor wafer, it is required that the series of masks used always be precisely aligned with the predetermined positions on the semiconductor wafer. Therefore, in general, a mark for overlapping each mask is formed on a part of the mask.
その目印が形成されているのが、第1図(a)に示す重
ね合わせ用のターゲット形成領域(転写領域の一部)7
である。The mark is formed in the overlay target formation area (part of the transfer area) 7 shown in FIG. 1(a).
It is.
本実施例のマスクでは上記重ね合わせ用のターゲット形
成領域7は、第1図ら)に示すようにX印からなるター
ゲット8がその一部に形成されているものであって、そ
の中の余白の所定位置には該マスク自体が擁しているペ
レット領域5の欠陥情報が記録されている。その記録が
、A(1,2)、(4,2)であり、これは、本実施例
のマスクがA工程に使用するものであること、そしてこ
のマスクには、外観検査の結果、(]、、2)と(4゜
2)との2個所に該マスク自体の遮光膜パターンに欠陥
があるペレット形成領域3aおよび3bが発見されたこ
とを示している。すなわち、本実施例のマスクを使用す
る限り、完成された半導体ウェハ4には、上記(1,2
)と(4,2)との2個所に対応する位置に不良のベレ
ット領域5aおよび5bが必然的に発生ずることになる
。なお、上記座標は、図中左に位置する重ね合わせ用の
ターゲット形成領域7aを原点(0,0)とした場合の
XY座標を意味する。そして、半導体ウェハ4には、上
記重ね合わせ用のターゲット領域9および9aとして上
記重ね合わせ用のターゲット形成領域7および7aがそ
の対応する位置に転写されていることはいうまでもなく
、後者9aが該ウェハ4における原点(0,0)である
。In the mask of this embodiment, the overlapping target formation area 7 has a target 8 formed with an X mark formed in a part thereof, as shown in FIG. Defect information of the pellet area 5 included in the mask itself is recorded at a predetermined position. The records are A (1, 2), (4, 2), which means that the mask of this example is used in the A process, and as a result of the visual inspection, this mask has ( ], , 2) and (4°2) indicate that pellet forming regions 3a and 3b with defects in the light-shielding film pattern of the mask itself were found. That is, as long as the mask of this embodiment is used, the completed semiconductor wafer 4 will have the above (1, 2)
) and (4,2), defective pellet areas 5a and 5b will inevitably occur. Note that the above coordinates mean the XY coordinates when the overlapping target formation region 7a located on the left side of the figure is set as the origin (0, 0). It goes without saying that the overlapping target forming regions 7 and 7a are transferred to the semiconductor wafer 4 at corresponding positions as the overlapping target regions 9 and 9a, and the latter 9a is This is the origin (0,0) of the wafer 4.
使用する一連のマスクの一つとして本実施例のマスクを
使用してパターン作成した半導体ウェハ4について、第
2図(b)にその重ね合わせ用のターゲット領域9を拡
大して示す。FIG. 2(b) shows an enlarged view of the target area 9 for overlaying a semiconductor wafer 4 patterned using the mask of this embodiment as one of a series of masks used.
上記重ね合わせ用のターゲット領域9には、上記マスク
のターゲット8である、同じくX印からなるターゲラ)
8aが転写形成されており、この重ね合わせ用のターゲ
ット領域の余白部分には、本実施例のマスクからの情報
であるA(1,2)、(4,2)の外に、B工程、C工
程およびD工程の各工程で使用した一連のマスク (図
示せず)からの欠陥情報も認識可能な所定の場所にそれ
ぞれ記録されている。したがって、パターンが完成後の
半導体ウェハ4について、重ね合わせ用のターゲット領
域9を観察することにより、その作成に使用したマスク
に起因して不良ペレットとして排除されるべきペレット
領域が容易に把握することができるものである。In the target area 9 for overlaying, there is a target area (also made of X marks) which is the target 8 of the mask.
8a is transferred and formed, and in the blank area of this target area for overlay, in addition to information A (1, 2), (4, 2) from the mask of this example, B process, Defect information from a series of masks (not shown) used in each of the steps C and D is also recorded in recognizable predetermined locations. Therefore, by observing the overlapping target area 9 on the semiconductor wafer 4 after the pattern is completed, it is possible to easily grasp the pellet area that should be rejected as a defective pellet due to the mask used for its creation. It is something that can be done.
なお、上記重ね合わせ用のターゲット形成領域7への情
報の書き込みは、マスクを作成した後、該マスクの外観
検査を行い、その検査に基づいた情報を上記領域7の余
白部分に、たとえばレーザを照射してクロムからなる膜
を飛散せしめることにより達成することができる。In order to write information into the target formation area 7 for overlaying, after the mask is created, the appearance of the mask is inspected, and information based on the inspection is written in the blank area of the area 7 using, for example, a laser beam. This can be achieved by scattering the chromium film by irradiation.
このように、本実施例によれば以下の効果を得ることが
できる。As described above, according to this embodiment, the following effects can be obtained.
(1)、マスクの重ね合わせ用のターゲット形成領域7
の余白に情報記録領域を設けることにより、半導体ウェ
ハ4のパターンを作成する際の複数工程に使用する一連
のマスクのそれぞれについて、そのマスクに存在するペ
レット形成領域(パターン)3の欠陥位置に関する情報
を各マスク毎に割り振られた場所に記録することが出来
るので、パターンが完成された半導体ウェハの一部に形
成されている重ね合わせ用のターゲット領域に、その完
成までに使用した全てのマスクに関する欠陥位置の情報
を記録することができる。(1) Target formation area 7 for overlapping masks
By providing an information recording area in the margin of the semiconductor wafer 4, information regarding the defect position of the pellet forming area (pattern) 3 existing in each of a series of masks used in multiple steps when creating the pattern of the semiconductor wafer 4 can be recorded. can be recorded in a location allocated for each mask, so the overlay target area formed on a part of the semiconductor wafer on which the pattern has been completed can be recorded with respect to all the masks used up to the completion of the pattern. Information on defect locations can be recorded.
(2)、上記(1)により、パターンが完成された半導
体ウェハ4を観るだけで該半導体ウェハ4に記録されて
いる上記情報から、その作成に使用した上記マスクに起
因して必然的に発生ずる不良ペレットの位置を容易に読
み取ること;b<できるので、いわゆるプローブ検査を
行うことなく不良ペレットを排除することができる。(2) According to (1) above, just by looking at the semiconductor wafer 4 on which the pattern has been completed, it is possible to determine from the above information recorded on the semiconductor wafer 4 that the pattern is inevitably generated due to the mask used in its creation. Since the position of the defective pellet that occurs can be easily read; b<b<, the defective pellet can be eliminated without performing a so-called probe test.
(3)、上記〔1)により、マスクの払出の際に添付さ
れている、そのマスクに存在するペレット形成領域(パ
ターン)の欠陥に関する情報を、使用した各マスクにつ
いて照合しなくとも半導体ウェハの情報記録領域の記録
を読み取るだけで、パターンが完成された半導体ウェハ
4に存在する不良のペレット領域5a、5b等を把握す
ることができるので、極めて正確にかつ迅速に該把握作
業を行うことができる。(3) According to [1] above, information on defects in the pellet forming area (pattern) existing in the mask attached to the mask when it is delivered does not have to be verified for each mask used. By simply reading the record in the information recording area, it is possible to identify defective pellet areas 5a, 5b, etc. present in the semiconductor wafer 4 on which the pattern has been completed, so the identification work can be carried out extremely accurately and quickly. can.
(4)、上記ペレット形成領域の欠陥の発見をその外観
検査で行うことにより、配線形成用のマスクを例にすれ
ば、プローブ検査では発見されないが、将来断線等の欠
陥に発展する可能性の高い異常細線等のパターンをも事
前に排除できるので、プローブ検査に比し、より完全に
不良ペレットの排除を達成することができ、半導体装置
の信頼性向上を達成できる。(4) By detecting defects in the pellet forming area through visual inspection, taking a mask for wiring formation as an example, it is possible to detect defects that may not be discovered during probe inspection but may develop into defects such as wire breakage in the future. Since patterns such as highly abnormal fine lines can be eliminated in advance, defective pellets can be eliminated more completely than in probe inspection, and the reliability of semiconductor devices can be improved.
(5)、半導体ウェハのパターンを作成する際の複数工
程に使用する一連のマスクについて、各工程に適用する
複数枚のマスクを用意する場合、これらマスクの情報記
録領域にそれぞれが固有に有するペレット形成領域の欠
陥位置を記録しておくことにより、該記録を集約し、一
連のマスクが適用された場合に各マスクに存在する欠陥
位置が可能な限り重なり合うように該マスクを組み合わ
せることができるので、使用するマスクに起因して必然
的に発生する不良ペレットの数が最小になるような半導
体ウェハのパターン作成工程の設計が可能である。(5) Regarding a series of masks used in multiple steps when creating patterns on semiconductor wafers, when preparing multiple masks to be applied to each step, each mask has its own pellet in the information recording area. By recording the defect positions in the formation area, the records can be aggregated and when a series of masks is applied, the masks can be combined so that the defect positions existing in each mask overlap as much as possible. It is possible to design a semiconductor wafer patterning process that minimizes the number of defective pellets that inevitably occur due to the mask used.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.
たとえば、上記実施例では、マスクに記録した情報とし
てベレット形成領域3の欠陥位置のみを示したが、これ
に限るものでなく、たとえば寸法精度等のそのマスク自
体が持つ固有の特徴であって、半導体ウェハ4に情報と
して記録しておくことにより、有効に利用できるもので
あれば如何なるものであってもよい。また、情報記録領
域しては、重ね合わせ用のターゲット形成領域7の余白
を利用する場合について示したが、第1図(a)に二点
鎖線で示した転写領域10の内側にある特定の部分を情
報記録専用領域として利用するものであってもよいこと
はいうまでもない。For example, in the above embodiment, only the defect position in the pellet forming area 3 is shown as the information recorded on the mask, but it is not limited to this. Any information may be used as long as it can be effectively used by recording it on the semiconductor wafer 4 as information. In addition, as for the information recording area, although the case where the blank space of the target formation area 7 for overlaying is used is shown, a specific area inside the transfer area 10 shown by the two-dot chain line in FIG. It goes without saying that a portion may be used as an area exclusively for recording information.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマスクに適用した場
合について説明したが、ここにいうマスクには、いわゆ
るフォトマスクはもとよりのこと、X線露光等、露光手
段の種類の如何に関わらず全ての露光用マスクも含まれ
るものである。In the above explanation, we have mainly explained the case where the invention made by the present inventor is applied to masks, which is the field of application that formed the background of the invention. This also includes all exposure masks, regardless of the type of exposure means.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、マスクの転写領域の一部に情報記録領域を形
成することにより、パターンが完成された半導体ウェハ
の一部に、その完成までに使用した全てのマスクに関す
る情報を記録しておくことができるため、該情報の記録
から上記マスクに起因する不良ペレットの位置等の種々
の情報を容易に読み取ることができるものである。した
がって、上記半導体ウェハの作成に多数のマスクを使用
したとしても、各マスクの持つ情報を改めて全てのマス
クについて確認するまでもなく、パターンが完成された
半導体ウェハを観るだけで、その半導体ウェハに関する
不良のペレット領域の位置等の種々の情報を容易に把握
することができる。In other words, by forming an information recording area in a part of the transfer area of the mask, it is possible to record information about all the masks used until the pattern is completed on a part of the semiconductor wafer on which the pattern has been completed. Therefore, various information such as the position of defective pellets caused by the mask can be easily read from the recorded information. Therefore, even if a large number of masks are used to create the semiconductor wafer described above, there is no need to check the information held by each mask for all masks. Various information such as the location of defective pellet areas can be easily grasped.
第1図(a)は本発明による一実施例であるマスクを示
す概略説明図、
第1図ら)は上記マスクの重ね合わせ用のターゲット形
成領域を拡大して示す概略説明図第2図(a)は本実施
例のマスクを適用してパターンを作成した半導体ウェハ
を示す概略説明図、第2図ら)は上記マスクの重ね合わ
せ用のターゲット形成領域に対応する上記半導体ウェハ
に形成された重ね合わせ用のターゲット領域を拡大して
示す概略説明図である。
1・・・石英ガラス、2・・・遮光部、3・・・ペレッ
ト形成領域、3a、3b・・・欠陥があるベレット形成
領域、4・・・半導体ウェハ、5・・・ペレット領域、
5a、5b・・・不良のベレット領域、6・・・スクラ
イブライン、7,7a・・・重ね合わせ用のターゲット
形成領域(転写領域の一部)、8,8a・・・ターゲッ
ト、9゜9a・・・ターゲット、10・・・転写領域。
第 1 図FIG. 1(a) is a schematic explanatory diagram showing a mask according to an embodiment of the present invention, and FIG. ) is a schematic explanatory diagram showing a semiconductor wafer on which a pattern has been created by applying the mask of this example, and FIG. FIG. 2 is a schematic explanatory diagram showing an enlarged target area for use in the present invention. DESCRIPTION OF SYMBOLS 1... Quartz glass, 2... Light shielding part, 3... Pellet formation region, 3a, 3b... Defected pellet formation region, 4... Semiconductor wafer, 5... Pellet region,
5a, 5b... Defective bullet area, 6... Scribe line, 7, 7a... Target formation area for overlay (part of transfer area), 8, 8a... Target, 9°9a ... Target, 10... Transcription region. Figure 1
Claims (1)
スク。 2、上記情報記録領域が、重ね合わせ用のターゲット形
成領域の余白であることを特徴とする特許請求の範囲第
1項記載のマスク。 3、上記情報記録領域が、そのマスク自体が持つ特徴の
記録に使用されることを特徴とする特許請求の範囲第1
項記載のマスク。 4、上記情報記録領域には、ウェハ工程で使用される一
連のマスクについてそれぞれ異なる場所に記録されるこ
とを特徴とする特許請求の範囲第3項記載のマスク。[Claims] 1. A mask in which an information recording area is formed in a part of the transfer area. 2. The mask according to claim 1, wherein the information recording area is a blank space of a target formation area for overlay. 3. Claim 1, wherein the information recording area is used for recording characteristics of the mask itself.
Mask as described in section. 4. The mask according to claim 3, wherein information is recorded in different locations in the information recording area for a series of masks used in a wafer process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62014030A JPS63182655A (en) | 1987-01-26 | 1987-01-26 | mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62014030A JPS63182655A (en) | 1987-01-26 | 1987-01-26 | mask |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63182655A true JPS63182655A (en) | 1988-07-27 |
Family
ID=11849760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62014030A Pending JPS63182655A (en) | 1987-01-26 | 1987-01-26 | mask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63182655A (en) |
-
1987
- 1987-01-26 JP JP62014030A patent/JPS63182655A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2754609B2 (en) | Method for manufacturing semiconductor device | |
TWI450027B (en) | Method for determining the method of determination of the substrate for the EUV mask and the manufacturing method of the EUV mask | |
TWI452417B (en) | Mask blank substrate manufacturing method, mask blank manufacturing method, mask manufacturing method, and mask blank substrate | |
WO2014140047A2 (en) | Method and device for writing photomasks with reduced mura errors | |
JP2859855B2 (en) | Fine pattern alignment method for semiconductor device | |
JPS63182655A (en) | mask | |
US7763414B2 (en) | Pseudo low volume reticle (PLVR) design for ASIC manufacturing | |
JP2595962B2 (en) | Semiconductor device | |
JP2952882B2 (en) | IC wafer and IC pass / fail identification method | |
JP5581835B2 (en) | Semiconductor device inspection method and semiconductor device inspection system | |
JP3333603B2 (en) | Chip with position indication in wafer and method of manufacturing the same | |
JP2564440B2 (en) | Method of manufacturing chip with in-wafer position indication | |
TWI401529B (en) | Alignment mark on the mask and method for identifying the position of shielding elements via alignment mark | |
JPH10339943A (en) | Production of semiconductor device | |
JPS6131610B2 (en) | ||
JP2002184819A (en) | Wafer-testing device and method | |
JPS6381356A (en) | photomask | |
KR100620727B1 (en) | Semiconductor inspection device | |
JPS6028231A (en) | Semiconductor device | |
JP2979682B2 (en) | Method of assembling semiconductor device using map | |
JPH03154329A (en) | Manufacturing method of semiconductor device | |
JPH0594002A (en) | Photomask manufacturing method and photomask | |
JPH01109717A (en) | Resist pattern inspecting method | |
JP2005195877A (en) | Reticle and semiconductor device manufacturing method | |
JPS59103336A (en) | Apparatus for mask inspection and correction thereof |