[go: up one dir, main page]

JPS63181457A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPS63181457A
JPS63181457A JP1477087A JP1477087A JPS63181457A JP S63181457 A JPS63181457 A JP S63181457A JP 1477087 A JP1477087 A JP 1477087A JP 1477087 A JP1477087 A JP 1477087A JP S63181457 A JPS63181457 A JP S63181457A
Authority
JP
Japan
Prior art keywords
pad
chip
integrated circuit
semiconductor integrated
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1477087A
Other languages
Japanese (ja)
Inventor
Hideo Kameda
亀田 英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1477087A priority Critical patent/JPS63181457A/en
Publication of JPS63181457A publication Critical patent/JPS63181457A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To enhance the control accuracy of an end product by a method wherein the potential at an internal circuit is measured at one pad for test use by operating a switch built in an IC chip so that the size of the chip can be made small. CONSTITUTION:Individual output terminals of analog switches 3a-3n, whose input terminals are connected to a comparison-reference voltage at individual comparators 2a-2n, are connected to one pad 7. In addition, an analog-switch control circuit 4 to control the switching-on and switching-off operation of these switches is installed. If a clock is input to a clock-input terminal 11, one out of analog switches is turned on in accordance with the number of the clock. Accordingly, if the individual analog switches 3a-3n are switched by the analog-switch control circuit 4, the comparator circuits 2a-2n can be controlled by means of one pad 7 for test use and the number of pads can be reduced. In addition, this pad can be used for the measurement of a voltage inside an IC chip.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関し、特にその管理
を精度良く行なうための回路構成に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and particularly to a circuit configuration for accurately managing the semiconductor integrated circuit device.

〔従来の技術〕[Conventional technology]

第3図は従来の半導体集積回路装置の一例を示す0図に
おいて、1はICチップ、2a〜2nはコンパレータ、
3a′〜3n′は外付切替スイッチ、5は定電流源、6
a〜6nはそれぞれコンパレータ2a〜2nの比較基準
電圧を設定する抵抗、7は比較基準電圧を測定するため
のテスト用のパッド、8は測定用ピン、9は電圧計、1
0は電圧源を示す。
FIG. 3 shows an example of a conventional semiconductor integrated circuit device, in which 1 is an IC chip, 2a to 2n are comparators,
3a' to 3n' are external selector switches, 5 is a constant current source, 6
a to 6n are resistors for setting comparison reference voltages of the comparators 2a to 2n, respectively; 7 is a test pad for measuring the comparison reference voltage; 8 is a measurement pin; 9 is a voltmeter;
0 indicates a voltage source.

次に動作について説明する。Next, the operation will be explained.

第3図において、各コンパレータ2a〜2nの比較基準
電圧を測定する場合は、スイッチ3a′〜3 n/を順
に切り替え、電圧計9により、その電位を測定する。ま
た各コンパレータ2a〜2nのオフセントや切替機能を
確認する場合は、電圧源10によって電圧を入力し、コ
ンパレータの出力が反転した入力電圧と先に測定した電
圧計9の数値との比較によってその性能を管理する。
In FIG. 3, when measuring the comparison reference voltage of each of the comparators 2a to 2n, the switches 3a' to 3n/ are sequentially switched and the voltmeter 9 measures the potential. In addition, when checking the offset and switching function of each comparator 2a to 2n, input the voltage from the voltage source 10, and compare the input voltage at which the output of the comparator is inverted with the value of the voltmeter 9 measured earlier. Manage.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の半導体集積回路装置は、以上のように構成されて
いるので、各比較基準電圧ごとにパッドをとり出す必要
があり、複数のパッドを設けなければならないためチッ
プ面積が増大し、また、実際に使用しないパッドまで含
めてすべてのパッドを最終製品のピンにとり出すことは
、困難であるため、最終製品での管理精度が低下すると
いう問題点があった。
Conventional semiconductor integrated circuit devices are configured as described above, so it is necessary to take out a pad for each comparison reference voltage, and the need to provide multiple pads increases the chip area. Since it is difficult to extract all the pads, including those not used for the final product, to the pins of the final product, there has been a problem in that the control accuracy of the final product is reduced.

この発明は上記のような問題点を解消するためになされ
たもので、パッド数を減少させてチップ面積を小さくで
き、かつ最終製品の形状での管理精度を高めることがで
きる半導体集積回路装置を得ることを目的とする。
This invention was made to solve the above problems, and provides a semiconductor integrated circuit device that can reduce the number of pads, reduce the chip area, and improve the precision of controlling the shape of the final product. The purpose is to obtain.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る半導体集積回路装置は、入力端子を各内
部回路にそれぞれ接続し出力端子を1個のテスト用パッ
ドに接続した複数個のスイッチと該各スイッチのオン、
オフを制御する回路をICチップ内に内蔵して設けたも
のである。
A semiconductor integrated circuit device according to the present invention includes a plurality of switches each having an input terminal connected to each internal circuit and an output terminal connected to one test pad;
A circuit for controlling OFF is built into the IC chip.

〔作用〕[Effect]

この発明においては、ICチップ内に内蔵されたスイッ
チを切替えることにより、1個のテスト用パッドで内部
回路の電位をそれぞれ測定できるので、パッド数を減ら
してチップ面積を小さくすることができ、しかも最終製
品においてとり出すパッドの数が少なくてすむので、最
終製品における管理精度を高めることができる。
In this invention, the potential of each internal circuit can be measured with a single test pad by switching the switches built into the IC chip, so the number of pads can be reduced and the chip area can be reduced. Since the number of pads taken out in the final product can be reduced, the control accuracy in the final product can be improved.

〔実施例〕〔Example〕

以下、この発明の実施例を図について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例による半導体集積回路装置
を示す構成図であり、第2図はこの集積回路に内蔵され
たアナログスイッチの切替りのタイムチャートを示す0
図において、1はICチップ、2a〜2nはコンパレー
タ、7はパッド、3a〜3nは各コンパレータ2a〜2
nの比較基準電圧に入力端子が接続されたアナログスイ
ッチであり、これらスイッチの各出力端子は1個のパッ
ド7に接続されている。4は各アナログスイッチ3a〜
3nのオン、オフを制御するアナログスイッチコントロ
ール回路、5は定電流源、6a〜6nは各コンパレータ
の比較基準電圧を作る抵抗、8は測定用ピン、9は電圧
計、10は電圧源、11はクロック入力端子である。
FIG. 1 is a configuration diagram showing a semiconductor integrated circuit device according to an embodiment of the present invention, and FIG. 2 is a time chart showing switching of analog switches built in this integrated circuit.
In the figure, 1 is an IC chip, 2a to 2n are comparators, 7 is a pad, and 3a to 3n are each comparators 2a to 2.
These are analog switches whose input terminals are connected to n comparison reference voltages, and each output terminal of these switches is connected to one pad 7. 4 is each analog switch 3a~
3n is an analog switch control circuit that controls ON/OFF, 5 is a constant current source, 6a to 6n are resistors that create comparison reference voltages for each comparator, 8 is a measurement pin, 9 is a voltmeter, 10 is a voltage source, 11 is a clock input terminal.

次に動作について説明する。Next, the operation will be explained.

第2図に示すようにクロック入力端子11にクロックを
入力すると、クロック数に応じたいずれかのアナログス
イッチがオンする。従って測定したい点に対応するクロ
ックを入力することにより、その点に接続されたアナロ
グスイッチをオンさせて、パッド7に出力された電位を
電圧計9によって測定することができる。またコンパレ
ータのオフセットや機能を管理する場合も、電圧源10
により入力した電圧と、反転したコンパレータに対応し
たアナログスイッチをオンさせて電圧計9により測定し
た値とを比較して管理を行うことができる。
As shown in FIG. 2, when a clock is input to the clock input terminal 11, one of the analog switches corresponding to the number of clocks is turned on. Therefore, by inputting a clock corresponding to a point to be measured, the analog switch connected to that point is turned on, and the potential output to the pad 7 can be measured by the voltmeter 9. Also, when managing comparator offsets and functions, the voltage source 10
Management can be performed by comparing the voltage inputted with the value measured by the voltmeter 9 by turning on the analog switch corresponding to the inverted comparator.

このように本実施例では、アナログスイッチコントロー
ル回路4により各アナログスイッチ3a〜3nを切り替
えることにより1個のテスト用のパッド7でコンパレー
タ2a〜2nの管理を行なうことができるので、パッド
数を少゛なくしてチップ面積を小さくでき、しかも最終
製品においてとり出すパッドの数が少なくてすむので、
最終製品における管理精度を高めることができる。
In this way, in this embodiment, the comparators 2a to 2n can be managed by one test pad 7 by switching the analog switches 3a to 3n using the analog switch control circuit 4, so the number of pads can be reduced. By eliminating this, the chip area can be reduced, and the number of pads taken out in the final product can be reduced.
It is possible to improve the control accuracy of the final product.

なお、上記実施例では、コンパレータ部とその基準電圧
の測定に関する場合を示したが、本発明は単なるICチ
ップ内部の電圧測定に使用することもでき、上記実施例
と同様の効果を奏する。
In the above embodiment, the case related to the measurement of the comparator section and its reference voltage was shown, but the present invention can also be used to simply measure the voltage inside an IC chip, and the same effects as in the above embodiment can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明の半導体集積回路装置によれば
、入力端子を各内部回路にそれぞれ接続し出力端子を1
個のテスト用パッドに接続した複数個のスイッチと該各
スイッチのオン、オフを制御する回路とをICチップ内
に内蔵して設けたので、パッド数を少なくしてチップサ
イズを小さくすることができるとともに、最終製品の管
理精度を向上することができる効果がある。
As described above, according to the semiconductor integrated circuit device of the present invention, the input terminals are connected to each internal circuit, and the output terminals are connected to one
Since a plurality of switches connected to each test pad and a circuit for controlling on/off of each switch are built into the IC chip, it is possible to reduce the number of pads and reduce the chip size. This has the effect of improving the control accuracy of the final product.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による半導体集積回路装置
を示す構成図、第2図は本実施例のアナログスイッチ切
替えのタイムチャートを示す図、第3図は従来の半導体
集積回路装置の一例を示す構成図である。 図において、1はICチップ、23〜2nはコンパレー
タ、3a〜3nはアナログスイ・ノチ、4はアナログス
イッチコントロール回路、5は定電流源、63〜6nは
抵抗、7はパッド、8は測定用ピン、9は電圧計、10
は電圧源、11はクロック入力端子である。 なお図中同一符号は同−又は相当部分を示す。
FIG. 1 is a block diagram showing a semiconductor integrated circuit device according to an embodiment of the present invention, FIG. 2 is a diagram showing a time chart of analog switch switching in this embodiment, and FIG. 3 is an example of a conventional semiconductor integrated circuit device. FIG. In the figure, 1 is an IC chip, 23 to 2n are comparators, 3a to 3n are analog switches, 4 is an analog switch control circuit, 5 is a constant current source, 63 to 6n are resistors, 7 is a pad, and 8 is for measurement. Pin, 9 is voltmeter, 10
is a voltage source, and 11 is a clock input terminal. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (3)

【特許請求の範囲】[Claims] (1)複数個の内部回路と、 該内部回路の各電位を測定するための1個のテスト用パ
ッドと、 出力端子が上記1個のテスト用パッドに接続され、入力
端子が上記複数個の内部回路の各々に接続された複数個
のスイッチと、 該複数個のスイッチの各々のオン、オフを制御するコン
トロール回路とをICチップ内に内蔵して設けたことを
特徴とする半導体集積回路装置。
(1) A plurality of internal circuits, one test pad for measuring each potential of the internal circuits, an output terminal connected to the one test pad, and an input terminal connected to the plurality of test pads. A semiconductor integrated circuit device comprising a plurality of switches connected to each of the internal circuits, and a control circuit for controlling on/off of each of the plurality of switches built into an IC chip. .
(2)上記スイッチはアナログスイッチであることを特
徴とする特許請求の範囲第1項記載の半導体集積回路装
置。
(2) The semiconductor integrated circuit device according to claim 1, wherein the switch is an analog switch.
(3)上記内部回路はコンパレータであることを特徴と
する特許請求の範囲第1項又は第2項記載の半導体集積
回路装置。
(3) The semiconductor integrated circuit device according to claim 1 or 2, wherein the internal circuit is a comparator.
JP1477087A 1987-01-23 1987-01-23 Semiconductor integrated circuit device Pending JPS63181457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1477087A JPS63181457A (en) 1987-01-23 1987-01-23 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1477087A JPS63181457A (en) 1987-01-23 1987-01-23 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPS63181457A true JPS63181457A (en) 1988-07-26

Family

ID=11870295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1477087A Pending JPS63181457A (en) 1987-01-23 1987-01-23 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS63181457A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290642A (en) * 1988-09-28 1990-03-30 Nec Corp Semiconductor integrated circuit
JP2009090291A (en) * 2001-12-20 2009-04-30 Beckman Coulter Inc Pivoting bucket for holding sample

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290642A (en) * 1988-09-28 1990-03-30 Nec Corp Semiconductor integrated circuit
JP2009090291A (en) * 2001-12-20 2009-04-30 Beckman Coulter Inc Pivoting bucket for holding sample

Similar Documents

Publication Publication Date Title
RU2696233C1 (en) Device and circuit of calibration or adjustment of regulators built-in into a microchip without use of input-output contacts
JPS5866065A (en) Method of detecting signal
US4599604A (en) A/D Self-testing circuit
JPS63181457A (en) Semiconductor integrated circuit device
FI904245A0 (en) KRETSSYSTEM FOER MATNING AV EN BELASTNING.
CN111983427A (en) 16-channel analog switch circuit test system and test method
US6949946B1 (en) Integrated semiconductor circuit and method for functional testing of pad cells
SU855988A1 (en) Digital dc voltmeter
JPH0515328B2 (en)
JPH01129432A (en) Integrated circuit
Hsiao et al. A low-cost CMOS time interval measurement core
SU1401386A1 (en) Device for measuring weak currents
SU1751704A1 (en) Device for parametric checking of chip
JPH10253714A (en) Method and apparatus for measuring electronic device
SU597987A1 (en) Digital ohmmeter
SU1552135A1 (en) Apparatus for automated functional tuning of hybrid integrated microcircuits
JPH057583Y2 (en)
SU1112286A2 (en) Digital measuring instrument
JPH0219909A (en) Constant current circuit
JPH04357715A (en) A/d converter
JPH0635195Y2 (en) Time interval measuring circuit
JPH07134159A (en) Semiconductor device
JPS6210452B2 (en)
JPH0514954U (en) Timing generator for IC tester
JPH0738586B2 (en) Test circuit