JPS63181374A

JPS63181374A - 半導体デバイス

Info

Publication number: JPS63181374A
Application number: JP62261922A
Authority: JP
Inventors: モーリジオ・アリエンゾ; ドネリイ・ジヨセフ・デイマリア
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-01-12
Filing date: 1987-10-19
Publication date: 1988-07-26
Also published as: EP0278072A3; EP0278072A2; US4752812A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ、産業上の利用分野この発明は、半導体透過ベース−トランジスタに関する
ものであり、特に電流の制御層としての絶縁体に基づく
トランジスタに関するものである。

この発明による透過ベース−トランジスタは、特に電流
切換装置、または電圧増幅器に適するものである。換言
すれば、この発明の範囲内の透過ベース・トランジスタ
は、それぞれ真空管（３極管または４極管）のソリッド
ステート類似デバイスである。

Ｂ、従来技術透過ベース・トランジスタについては、従来から提唱さ
れている。特に、ロズマン（Ｒｏｔｈｍａｎ　）らがＩ
ＥＤＭテクニカル・ダイジェスト１９８２（ＩＥＤＭ　
Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ　１９８２）　　（
Ｉ　Ｅ　Ｅ　Ｅ。

ニューヨーク、１９８２年）、ｐ、６５０〜６５３で、
また西沢らがＩ　ＥＥＥ　）ランス・エレクトロン・デ
バイセスＥ　Ｄ　−２２（ＩＥＥＥ　Ｔｒａｎｓ。

Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　ＥＤ−２２）　、
り、　　１８５、（１９７５年）で提唱するシリコンや
、ボズラー（Ｂｏｚｌｅｒ）らがＩＥＥＥ）ランス・エ
レクトロン・デバイセスＥ　Ｄ　　２７　（ＩＥＥＥ　
Ｔｒａｎｓ、　ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ　ＥＤ
−２７）　、ｐ、　１１２８　（１９８０年）で提唱す
るガリウム砒素等の半導体のみから、コレクタすなわち
陽極と、エミッタすなわち陰極を形成したデバイスが提
唱されている。ロズマン（Ｒｏｔｂｍａｎ）ら、および
ボズラー（Ｂｏｚｌｅｒ　）らは、ベース領域を金属で
形成することを提唱している。

また、西沢らは、ベース領域を縮退型半導体フィンガで
形成することを提唱している。

これらのデバイスでは、エミッタからコレクタへ流れる
単極電流は、ベース領域を分離する半導体領域を通るキ
ャリヤの移動によって制御される。

これらのベース領域は、特定の電圧バイアス状態により
生成するポテンシャル障壁に従って、キャリヤを通した
り、通さなかったりして、ゲートのような作用をする。

これらのデバイスは、半導体領域を流れるバルク電流に
よって制限されるので、特に移動度がシリコンより大き
いガリウム砒素で作成した構造では、高速スイッチング
が行なわれる。しかし、グリッド・スペースを空乏幅と
大体同じにする必要があるため、こうしたデバイスの設
計には、サブミクロン技術を必要とする。

Ｃ１発明が解決しようとする間層点この発明の目的は、特に電流切換装置または電圧増幅器
に適した、改良された透過ベース・トランジスタを提供
することにある。

この発明の他の目的は、真空管すなわち３極管または４
極管のソリッドステート類似デバイスとみなせる、改良
された透過ベース番トランジスタを提供することにある
。

Ｄ０問題点を解決するための手段この発明は、新規の透過ベース半導体デバイスに関する
ものである。特に、この発明は隣接した絶縁層を有する
半導体基板からなる半導体構造に関するものである。少
なくとも１つの導体または半導体グリッドが絶縁層に隣
接し、基板から絶縁層で物理的に分離されている。第２
の絶縁層が導体または半導体グリッドに隣接する。第２
の絶縁層には、第２の絶縁層で、導体または半導体グリ
ッドから分離されたインジェクタが隣接する。インジェ
クタは、シリコン・リッチな絶縁体の層を有し、半導体
の層がシリコン・リッチな絶縁体に隣接する。シリコン
・リッチな絶縁体は、第２の絶縁層に隣接する。

この発明の透過ベース・トランジスタは、特に真空管す
なわち３極管のソリッドステート類似デバイスとみなせ
るスイッチング・デバイスや、４極管のソリッドステー
ト類似品と考えられる電圧増幅器を得るのに適する。

Ｅ、実施例便宜上、この発明の半導体構造は、ｎ型シリコン基板に
、ｐ型不純物をドーパントとして拡散または注入したも
のを使用するものとする。この構造はｐ型チャネルＦＥ
Ｔ構成となる。したがって、ｎ型ドーバント不純物を拡
散または注入したｐ型基板は、この発明に従って、ｎ型
チャネルＦＥＴ技術に使用することができる。

ｐ型不純物について議論する場合は、この発明はｎ型不
純物にも適用され、ｎ型不純物について説明する場合は
ｐ型不純物にも適用されることを理解されたい。また、
′第１の型”の不純物および“第２の型”の不純物と述
べる場合は、“第１の型”はｎ型またはｐ型であり、′
第２の型”は逆の導電型をいう。すなわち、′第１の型
′”がｐの場合は゛′第２の型”はｎであり、′第１の
型”がｎの場合は“第２の型”はｐである。

第１図は、この発明による半導体デバイス、特にシリコ
ン、二酸化シリコンおよびシリコン・リッチな二酸化シ
リコンの層を積み重ねた透過ベース・スイッチング・デ
バイスの概略図である。

特に、番号１は、第１図に示すデバイスの場合は、ｎ型
シリコン基板を示す。このｎ型シリコン基板１の結晶配
向はどのようなものでもよく（たとえば＜１００＞）、
従来の方法で結晶を成長させた後、砒素、リンまたはア
ンチモン等の、ｎ型ドーパントの存在下でプール成長さ
せたシリコンをスライスし、研摩することにより作成す
る。

基板の所期の位置２を、周知の方法で、ホウ素、アルミ
ニウム、ガリウム、インジウム等のｐ型ドーパントでド
ーピングする。

絶縁層３を基板１上に形成させる。この絶縁層は、ディ
マリア（ＤｉＭａｒｉａ）らがジャーナル・アプライド
・フィジックス（Ｊｏｕｒｎａｌ　ＡｐｐｌｉｅｄＰｈ
ｙｓｉｃｓ）　、５７、ｐ、１２１４　（１９８５年）
に開示されている加工法など、周知のどの方法を用いて
形成したものでもよい。絶縁層３は一般に約５０ないし
約３５００オングストローム、好ましくは約８０ないし
約１０００オングストロームの厚みの二酸化シリコン層
とすることができる。

この二酸化シリコン層は、約９００℃ないし約１１００
°Ｃの温度で、乾燥酸素の存在下で熱成長させるなど、
周知のどの方法で形成させることもできる。

絶縁層３にはｎ型にドーピングした多結晶シリコン等の
、導体または半導体グリッド４が隣接する。多結晶シリ
コンの代りに、グリッドにアルミニウム、チタン、クロ
ム等の金属、またはケイ化白金やケイ化パラジウム等の
金属間ケイ化物を用いることもできる。グリッド層４の
厚みは、一般に約６０オングストロームないし約１ミク
ロン、好ましくは約５００ないし約１０００オングスト
ロームとする。グリッド層４は、化学蒸着により多結晶
シリコンから形成し、たとえばリンでｎ型にドーピング
することができる。多結晶シリコンは、たとえばｐｏｃ
ｉ。層を付着させ、これを約８７０℃に加熱してリンを
多結晶シリコン中に注入してｎ型にドーピングすること
ができる。この後、残ったＰ　ＯＣＱ　３層を、緩衝フ
ッ化水素酸でエツチングして除去する。この発明で使用
するドーピングした多結晶シリコン層のグリッドの代表
的な抵抗率は、四点プローブ法による測定で、約０゜０
５ないし約０．０７Ω・ｃＩｌｌである。導体または半
導体層を周知のマスキングおよびエツチング技術を用い
てパターン付けして、グリッド状の構造を形成する。た
とえば、多結晶シリコンを、エチレンジアミンピロカテ
コール等の周知のエッチ液を用いて、約１００　’Ｃで
エツチングを行なってパターン付けすることができる。

通常、グリッド構造領域は、少なくとも約１％、普通的
１ないし約８０％、好ましくは約５０％の空隙を有する
。代表的な形状は、１μ×１μの正方形のホールを存す
る格子構造である。

半導体または導体グリッド層４には第２の絶縁層５が隣
接する。この絶縁層５は、厚みが通常約５０ないし約１
０００オングストローム、たとえば約７５０オングスト
ロームである。絶縁層５は、二酸化シリコンで、約７０
０℃の温度で化学蒸着により形成することができる。

第２の絶縁層５には、インジェクタ６が隣接する。この
インジェクタ６はシリコン・リッチな絶縁体層７と、半
導体または導体層８を有する。シリコン・リッチな絶縁
体７は、第２の絶縁層５に隣接する。シリコン・リッチ
な絶縁体層７は、厚みが通常約１００ないし約１０００
オングストローム、典型的には約２００オングストロー
ムである。

シリコン・リッチな二酸化シリコン等のシリコンΦリッ
チな絶縁体層は、約７００℃で化学蒸着法により形成す
ることができる。このシリコン・リッチな層７は、一般
に少なくとも約１０％、通常約５０％までの過剰の原子
状シリコンを含宵する。

さらに、二酸化シリコン層５と、シリコン・リッチな二
酸化シリコン層７はいずれも、付着後、電子の捕獲を少
なくするために、窒素巾約１０００℃でアニーリングを
行なうことができる。

シリコン・リッチな二酸化シリコン層７には半導体また
は導体層８が隣接する。層８は多結晶シリコンであるこ
とが好ましい。しかし、層８に、上述の金属または金属
ケイ化物を使用することもできる。層７は通常、厚みが
約１０００オングストロームないし約１μ、典型的には
約３０００オングストロームである。多結晶シリコンを
使用した場合、層８はｎ型にドーピングを行なう。層８
は、層４と同様の方法により形成することができる。

シリコン・リッチな絶縁層７と層８を組み合わせたもの
は、層８を上部ゲートとするエミーツタと考えられる。

層４は、上記デバイスのベースであり、層１はコレクタ
であると考えられる。

第１図に示すように、エミッタ、ベースおよびコレクタ
のそれぞれに、オーム接続がなされている。

第１図に示す種類の透過ベース・スイッチング・デバイ
スは、電流の制御層として、従来技術に用いられた半導
体ではなく、絶縁体層に基づくものである。シリコン・
リッチな絶縁層７は、近傍のシリコン・アイランド上に
二酸化シリコンと接触する電極との境界面の凹凸部から
の早期電流注入を電界遮蔽する可逆性の空間電荷層を形
成することにより、こうした凹凸によって引き起こされ
る低電圧破壊現象を最小に抑える。これについては、デ
ィマリア（ＤｉＭａｒｉａ）らがジャーナル・アプライ
ド・フィジックス（Ｊｏｕｒｎａｌ　ＡｐｐｌｉｅｄＰ
ｈｙｓｉｃｓ）　、５１．１９８０年、ｐ、２７２２で
、またディマリア（ＤｉＭａｒｉａ）らが、ジャーナル
・アプライド・フィジックス（Ｊｏｕｒｎａｌ　Ａｐｐ
ｌｉｅｄＰｈｙｓｉｃｓ）　、５２．１９８１年、ｐ、
４８２５で考察している。グリッド層３は、ゲート層８
からシリコン基板のコレクタ領域への電界線の侵入を可
能にする。さらに、大きい負のベース電圧の場合は、エ
ミッタ電流のほとんどがコレクタへ流れる。正のベース
電圧の場合は、エミッタ電流のほとんどがベースへ流れ
る。

第３図は、第１図に示すデバイスが“オフ状態”にある
場合のエネルギー帯を示す概略図である。

この状態では、接地電圧付近に保たれているコレクタを
基準にして、ベース電圧は正であり、エミッタ電圧は負
である。したがって、第３図に示すように、非常にわず
かな電流しかコレクタに達しない。

第４図は、第１図に示す透過ベース・スイッチング・デ
バイスが“オン状態”にある場合のエネルギー帯を示す
概略図である。この場合は、接地されたコレクタに対し
て、ベースおよびエミッタは負電圧に保たれる。この状
態では、エミッタから注入された電子のかなりの部分が
コレクタに達し、ベースは電流をごくわずかしか引き付
けない。

第１図に示すデバイスでは、ベースはデバイスが“オフ
状態”の間、かなりの電流を引き付けることができる。

第５図ないし第７図のデータに示すように、室温で、数
種類の直流電流値を電圧の関数（Ｉ。

■、）として測定した。ｎ型基板とｐ＋拡散ドーパント
を接続し、接地電位付近に（Ｖｃ”　ＯＶ　）に保って
、電圧をエミッタ・ゲート（ＶＥ）およびグリッドまた
はベース（ＶＢ）に印加する。全基板および拡散電流（
Ｉｃ）、グリッド電流（■８）、エミッタ電流（ＩＥ＝
　Ｉ８＋Ｉｃ）を測定する。第５図ないし第７図のデー
タは、各種の電圧バイアス状態でＩｃおよびＩｅを測定
することにより得られる。コレクタを常に接地電位近く
に保つと、他の端子の１つには一定電圧または一定電流
がかかるが、残りの端子では一定速度（通常は約０．２
５Ｖ／秒）で変化する。第５図ではＶ８は一定の値に保
たれるがＶ、はより負の値に変化する。第６図および第
７図では、ＩＥとＶＥはそれぞれ一定に保たれるが、Ｖ
Ｂはより負の値に変化する。

第１図に示したタイプのデバイスは、ｐチャネルのＦＥ
Ｔ構成に基づいているので、キャリアの加熱がデバイス
の動作に与える影響を測定するため、ディマリア（Ｄｉ
Ｍａｒｉａ）らがジャーナル・アプライド・フィジック
ス（Ｊｏｕｒｎａｌ　ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ）
　、５７．１９８５年、ｐ、１２１４で提唱している方
法により、キャリア分離測定を行なう。キャリア分離は
、第５図ないし第７図と同様の条件で、ソースとドレイ
ンの接点および基板からのｐチャネルＦＥＴ電流を個別
に測定することにより行なう。基板電流は、入射電子と
、加熱されたキャリアがシリコン基板に入るときの衝突
イオン化によって発生する二次電子とからなる。

ソース／ドレイン電流は、このイオン化により発生する
二次ホールによるもので、逆転層を介して集められる。

これらの電流から、イオン化係数を決定し、アリグ（Ａ
ｌｉｇ）らがフィジカル・レビュー（Ｐｈｙｓ、　Ｒｅ
ｖ、　）　Ｂ　２２．１９８０年、ｐ、５５８５に示し
ている理論的計算と比較して、ディマリア（ＤｉＭａｒ
ｉａ　）らがジャーナル・アプライド・フィジックス（
Ｊｏｕｒｎａｌ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ）　
Ｎ　５７．１９８５年、１）、１２１４に記載している
入射熱電子分布の平均エネルギーを決定する。

第５図において、ｖ８が一定のときのＩｃおよび１８曲
線は、ＶＢが正の値である“オフ”状態（Ｉａ／Ｉｃの
比が大きい）から、■８が大きい負の値である“オン”
状態（Ｉｓ／Ｉｃの比が小さい）への遷移を示す。′オ
フ”状態の場合は、第３図に示すように、電流はほとん
どがグリッドまたはベースへ流れ、基板またはコレクタ
へはごくわずかの電流しか流れない。第５図は、どの１
組のベーシング・コレクタ特性も、最大の負のベース電
圧に対して電流値が小さい場合を除いて、移送効率（α
”　Ｉ　ｃ／　Ｉ　Ｅで定義される）は、ベース電流が
増加するにつれて減少する。したがって、エミッタから
ベースへの電圧降下の大きさは増大する。

第６図のデータが示すように、一定のエミッタ電流状態
を用いると、ベース電圧がより負の値になるにつれて、
電流は最終的にほとんどすべて基板またはコレクタへ流
れるようになる。エミッタからベースを介してコレクタ
へ走る電界線の電界の大きさがベース電極で終端する電
界の大きさに等しいか、これより大きい場合に、コレク
タ電流の飽和が生じる。このことは、第４図のエネルギ
ー帯の概略図にも示されている。

第７図は、単純な電界線の侵入のほかに、電子加熱も第
１図に示すデバイスの切換動作にある程度貢献すること
を示している。第７図のデータでは、エミッタからコレ
クタへの電圧降下は一定に保たれ、エミッタからベース
への電圧降下は減少する。図に示すように、コレクタ電
流は一定ではなく、ベース電圧が負になるにつれて、ベ
ース電流に比べて徐々に減少する。これは、特にベース
電圧がより正の値をとるとき、電界線間での熱電子の移
動により、コレクタ電流がベース電流の関数になること
を示している。電界の大きさが２Ｍｖ／ｃＩＩ＋を超え
るときの拡散移動による電子加熱は、ディマリア（Ｄｉ
Ｍａｒｉａ）らがジャーナルφアプライド・フィジック
ス（Ｊｏｕｒｎａｌ　ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ）
　、５７　Ｎ　　１９８５年、ｐ、１２１４で、またデ
ィマリア（Ｄｉｌ（ａｒｉａ）らがフィジカル拳しビｓ
　　’レター（Ｐｈｙｓ、　Ｒｅｖ、　Ｌｅｔｔ、）　
、５　Ｂ、１９８６年、ｐ、１２８４で考察しているよ
うに、周知である。

さらに、第１図に示したタイプのスイッチング・デバイ
スの動作に必要な電圧の大きさは、コレクタとベースの
間の二酸化シリコンの厚みを変化させても、あまり変化
しないことが知られている。

Ωｏ８を増加しても、飽和に達する前に、大きなコレク
タ電流に対する閾値にも、第８図に示すＩＶのデータの
勾配にも大きな影響を与えることはない。エミッタとベ
ースの間の領域のインジェクタの二酸化シリコンの厚み
を増すと、電流注入に必要なこれら２つの端子間の電圧
降下が増大する。

コレクタからベースへの酸化物層の厚みが最大の場合（
Ω。Ｂ＝３４００オングストローム）、動作点が大きく
移動するが、Ｉ−Ｖ特性の勾配の減少は少ないことがわ
かった。このデータに対して電荷の捕獲の影響以外に、
この場合は電界が２ＭＶ／ａｍ未満であるため、電子加
熱の不足が結果に影響を与える。二酸化シリコンを通る
電流の流れに依存するあらゆるデバイスの長期的信頼性
は、酸化物中の電子の捕獲により制限を受ける。このこ
とは、ディマリア（ＤｉＭａｒｉａ　）らがジャーナル
・アプライド・フィジックス（Ｊｏｕｒｎａｌ　Ａｐｐ
ｌｉｅｄＰｈｙｓｉｃｓ）　、Ｖ　ｏ　ｌ　、　５７．
１９８５年、ｐ、１２１４に、また、ディリア（ＤｉＭ
ａｒｆａ）らがジャーナル・アプライド・フィジックス
（ＪｏｕｒｎａｌＡｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ）　
、Ｖ　ｏ　ｌ　、　５１．１９８０年、ｐ、４８３０に
、またファイゲル（Ｆｅｉｇｌ）らが、ジャーナル・ア
プライド・フィジックス（Ｊｏｕｒｎａｌ　Ａｐｐｌｉ
ｅｄ　Ｐｈｙｓｉｃｓ）　、Ｖ　ｏ　ｌ　、　５２．１
９８１年、り、６１３８５に記載している。

次に、第１図に示したタイプのデバイスに対するこの効
果を示す第９図を参照されたい。第９図は、デバイスが
中程度に“オン”の状態にある場合の電子移動効率αを
、約Ｉ　Ｘ　１０−４ないし約ＩＸ、１０−２ｃ　ｏ　
ｕ　１／ｃ曹２の範囲でエミッタから電子を注入する前
後におけるベース電圧が一定の電圧状態でのエミッタ電
圧の関数としてプロットしたものである。どのベース電
圧状態でも、構造を通過する電流の量が増加するにつれ
て移動効率の減少が生じる。酸化物層内での永久的電子
捕獲により、局部的電界パターンが変化し、移動効率が
低下する。酸化物層中での捕獲は、特にグリッドまたは
ベース領域の近くでは、電子移動を制限する劣化機構と
見られる。捕獲サイトは、成長または処理中に皮膜内に
取り込まれる水の不純物に関係すると考えられ、層をた
とえば約１０００℃の高温で、窒素等の不活性気体中で
アニールするか、薄い層を使用するか、またはこれらを
併用するかにより減少させることができる。

第２図はこの発明の範囲内の他の実施例を示すもので、
特に、４極管のソリッドステート類似デバイスとみなせ
る電圧増幅器を示したものである。

第２図には、デバイスの陽極すなわちプレートとして作
用するｎ型にドーピングしたシリコン基板１１が示され
ている。基板には、絶縁層１２、好ましくは二酸化シリ
コンが隣接する。層１２の厚みは通常約５０ないし約３
５００オングストロームである。層１２は、隣接する酸
化物層１１の熱酸化により形成することができる。絶縁
層１２には、半導体または導体のグリッド１３が隣接す
る。

グリッドの厚みは通常約５０オングストロームないし約
１ミクロンで、多結晶シリコンが好ましい。

しかし、アルミニウム、チタン、クロム等の金属や、ケ
イ化白金、ケイ化パラジウム等の金属間ケイ化物を用い
ることもできる。グリッド構造は、少なくとも１％、通
常は約１ないし約８０％、好ましくは約５０％の空隙を
含む。グリッド層は、多結晶シリコンの場合には、ｎ型
不純物によりドーピングを行なう。

グリッド層には第２の絶縁層１４が隣接する。

この絶縁層１４は、厚みが通常約５０ないし約１０００
オングストロームで、従来の化学蒸着技術により形成す
ることができる。第２のグリッド層１５が、第２の絶縁
層に隣接し、上記の第１のグリッド層１３と同種の材料
で、同じ厚みに形成することができる。グリッド層１３
および１５は、上述の第１図のグリッド層４と同じ方法
で作成することができる。第２のグリッド層１５には、
さらに絶縁層１６が隣接し、この層は厚みが通常約５０
ないし約１０００オングストロームである。

この絶縁層は二酸化シリコンであることが好ましく、従
来の化学蒸着技術により形成することができる。

この第３の絶縁層１６には、シリコン・リッチな絶縁材
料と、これに隣接する導体または半導体層を含むインジ
ェクタが隣接する。シリコン・リッチな絶縁層１７は、
少なくとも１０体積％、一般には最高約５０体積％まで
の過剰な原子状シリコンを含有することが好ましい。代
表的な値は約１２％過剰である。シリコン・リッチな絶
縁層の厚みは約１００ないし約１０００オングストロー
ムであることが好ましく、上記の第１図に示すシリコン
・リッチな絶縁層７と同じ方法で、またディマリア（Ｄ
ｉＭａｒｉａ）らがジャーナル書オブ・アプライド・フ
ィジックス（Ｊｏｕｒｎａｌ　ｏｆ　ＡｐｐｌｉｅｄＰ
ｈｙｓｉｃｓ）　、Ｖ　ｏ　ｌ　、　５７、（７）、１
９８１年７月、ｐ、４８２５〜４８４２に記載している
方法で形成することができる。導体または半導体層１８
はｎ＋にドーピングした多結晶シリコンとするのが好ま
しい。図に示すように、基板１１、グリッド１３、グリ
ッド１５、および層１８は、オーム接続されている。第
２図に示す構造により、電圧増幅が行なわれる。

Ｆ０発明の効果上に述べたように、この発明によれば、電流スイツチン
グおよび電圧増幅の用途のため、性能を増強した透過ベ
ース・トランジスタが与えられる。

【図面の簡単な説明】

第１図は、この発明による透過ベース・トランジスタの
概略図である。第２図はこの発明による透過ベース・トランジスタの他
の実施例の概略図である。第３図は、第１図に示したタイプのデバイスの“オフ状
態”におけるエネルギー帯の概略図である。第４図は、第１図に示したタイプのデバイスの“オン状
態”におけるエネルギー帯の概略図である。第５図は、第１図に示したデバイスの、ベース電圧が一
定の場合の、ベース電流およびコレクタ電流と傾斜エミ
ッタ電圧の関係を示すグラフである。ベース電流は破線
で、コレクタ電流は点線で示す。第６図は、第１図に示したタイプのデバイスの、エミッ
タ電流が一定の場合の、ベース電流およびコレクタ電流
と傾斜ベース電圧の関係を示すグラフである。ベース電
流は破線で、コレクタ電流は点線で示す。第７図は、第１図に示したタイプのデバイスの、エミッ
タ電圧が一定の場合の、ベース電流およびコレクタ電流
と傾斜ベース電圧の関係を示すグラフである。ベース電
流は破線で、コレクタ電流は点線で示す。第８図は、第１図に示したタイプのデバイスの、エミッ
タ電流がそれぞれ一定の場合の、コレクタ電流とベース
電圧の関係を示すグラフである。第９図は、第１図に示したタイプのデバイスの、ベース
電圧が一定の場合の、コレクタ電流とエミッタ電流の比
と、傾斜エミッタ電圧との関係を示したグラフである。各曲線は、単位面積当たりの注入された電荷の各合計量
に対応する。１．１トヲ・・基板、３．５．１２．１４．１６・・・
・絶縁層、４．１３．１５・・・・グリッド層、６・・
・・インジェクタ、７．１７・・・・シリコン・リッチ
な絶縁体層、８・・・・半導体または導体層（ゲート層
）。出願人　　インターナシｅナル・ビジネス・マシーンズ
・コーポレーション代理人　　弁理士　　山　　本　　仁　　朗（外１名）（Ｂ）　　　ＴＶ）第５図第６図（Ｂ）　　　“°゛ゞ゛Ｖ８（Ｖ）第８図

Claims

【特許請求の範囲】

（１）半導体基板と、上記基板に隣接する第１の絶縁層と、上記第１の絶縁層に隣接し、上記第１の絶縁層によって
上記基板から隔てられた少なくとも１つの半導体または
導体グリッドと、上記グリッドに隣接する第２の絶縁層と、上記第２の絶縁層に隣接し、上記第２の絶縁層によって
上記グリッドから隔てられたインジェクタを有し、上記インジェクタはシリコン・リッチ絶縁材料の層と、
該シリコン・リッチ絶縁材料の層に隣接する半導体材料
の層を有し、上記シリコン・リッチ絶縁材料は上記第２
の絶縁層に隣接している、半導体デバイス。
（２）上記基板がシリコン基板である特許請求の範囲に
第（１）項記載の半導体デバイス。
（３）上記グリッドの領域の少なくとも約１％が空隙で
ある特許請求の範囲第（１）項記載の半導体デバイス。
（４）上記グリッドが半導体である特許請求の範囲第（
１）項記載の半導体デバイス。
（５）上記グリッドが多結晶シリコンである特許請求の
範囲第（１）項記載の半導体デバイス。
（６）上記第１および第２の絶縁層が二酸化シリコンで
ある特許請求の範囲第（１）項記載の半導体デバイス。
（７）上記シリコン・リッチ絶縁材料が、少なくとも約
１０％の過剰の原子シリコンを含む特許請求の範囲第（
１）項記載の半導体デバイス。