[go: up one dir, main page]

JPS63177472A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS63177472A
JPS63177472A JP62007657A JP765787A JPS63177472A JP S63177472 A JPS63177472 A JP S63177472A JP 62007657 A JP62007657 A JP 62007657A JP 765787 A JP765787 A JP 765787A JP S63177472 A JPS63177472 A JP S63177472A
Authority
JP
Japan
Prior art keywords
gate electrode
gate
insulating film
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62007657A
Other languages
English (en)
Other versions
JPH065755B2 (ja
Inventor
Yasuhiro Ukai
育弘 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Electronics Co Ltd
Original Assignee
Hosiden Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Electronics Co Ltd filed Critical Hosiden Electronics Co Ltd
Priority to JP62007657A priority Critical patent/JPH065755B2/ja
Priority to US07/140,688 priority patent/US4943838A/en
Priority to EP88100305A priority patent/EP0275075B1/en
Priority to AT88100305T priority patent/ATE75076T1/de
Priority to DE8888100305T priority patent/DE3869968D1/de
Publication of JPS63177472A publication Critical patent/JPS63177472A/ja
Priority to US07/498,641 priority patent/US4994401A/en
Publication of JPH065755B2 publication Critical patent/JPH065755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02285—Langmuir-Blodgett techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばアクティブ液晶表示素子における画素
電極に対するスイッチ素子に用いられる薄膜トランジス
タに関するものである。
「従来の技術」 従来のこの種の薄膜トランジスタは第３図に示すよ５に
ガラスなどの絶縁性基板１１上にソース電極１２及びド
レイン電極１３が分離して例えば透明導電膜により形成
され、これらソース電極１２及びドレイン電極１３間に
わたって基板１１上にアモルファスシリコンのような半
導体層１４が形成されている。その半導体層１４上にゲ
ート絶縁膜１５が形成され、更にそのゲート絶縁膜１５
上にゲート電極１６が形成されている。
ゲート絶縁膜１５としてはＳ　＋　Ｎｘ　　や８１０２
などの無機絶縁物で構成され、ゲート電極１６はアルミ
ニウムなどの金属材で構成されていた。
無機絶縁物のゲート絶縁膜１５を形成するには一般にプ
ラズマＣＶＤ法（化学的気相成長法）によることが多い
が、このプラズマＣＶＤ法による場合は大きなエネルギ
ーをも粒子が半導体層１４の宍面にぶつかるため品質が
良好な絶縁膜を作ることが難しかった。
また従来においてはゲート絶縁膜１５上に金属のゲート
電極１６を付ける構造であるため、ゲート絶縁膜１５上
にゲート電極１６が突出し、基板１１に対する凹凸が比
較的大きくなり、例えば液晶表示素子に適用した場合に
ゲートバースがその凹凸により断線し易いものとなる。
またゲート電極１６を形成するには先ず金属層を形成し
、その後の金属層を選択エツチングによりゲート電極１
６部分のみを残す必要があり工程数が多い欠点もあった
。
なお従来においてもゲート絶縁膜１５として絶縁性有機
分子膜を用いたものも提案されているが、ゲート電極１
６としては金属が用いられているため、そのゲート電極
１６の形成に前記二工程を必要とし、かつゲート電極１
６が突出して形成される欠点があった。
「問題点を解決するための手段」 この発明によれば薄膜トランジスタのゲート絶縁膜は絶
縁性有機分子膜で構成され、そのゲート絶縁膜の半導体
層と反対側の部分には遊離カーボンが含有されて導電層
とされ、その導電層によりゲート電極が構成されている
。
つまりこの発明ではゲート絶縁膜を絶縁性有機分子膜で
構成し、その半導体層と反対の面に対し、例えばイオン
注入によって分子の鎖（つながり）を切り離して遊離カ
ーボンを形成して導電性をもたせることによりゲート電
極を得る。このよ５にして簡単な工程でゲート電極が得
られ、しかもゲート電極は突出することなく形成でき、
素子の凹凸も小さいものとすることができる。
「実施例」 第１図を参照してこの発明による薄膜トランジスタの一
例をその製法を説明しながら述べる。
第１図Ａに示すように例えばガラスなどの絶縁性基板１
１上に第１図Ｂに示すようにソース電極１２及びドレイ
ン電極１３を互に分離して例えばＩＴＯのよ５な透明導
電膜により形成する。これらソース電極１２及びドレイ
ン電極１３間にわたって基板１１上に例えばアモルファ
スシリコンのような半導体層１４が形成される。
次にこの実施例においては第１図りに示すように例えば
ポリイミドのよった絶縁性有機分子膜２１が全面に形成
される。この形成はスビーナー塗布、オフセット印刷、
Ｌ　Ｂ　（Ｌａｎｇｍｕｉｒ　−Ｂｌｏｄｇｅｔｔ　）
法などにより行うことができる。また絶縁性有機分子膜
２１としてはポリイミドの他にステアリン酸、ジアセチ
レン、Ｗ−トリコセン酸、フタロシアニン、アニドラセ
ンなどを用いてもよい。
次に第１図Ｅに示すように絶縁性有機分子膜２１の上面
上に半導体層１４と対応して選択的に例えば虻イオンを
加速エネルギー９０　ＫｅＶでドース量１×１０１フイ
オン／ｄ程度注入し、絶縁性有機分子膜２１の上層部の
分子のチェインを切り遊離カーボンを形成して導電性を
もたせてゲート電極２２とする、イオン注入条件によっ
てゲート電極２２の厚さ、シート抵抗、透過率、仕事関
数などを決定する。この有機分子膜２１中のゲート電極
２２と半導体層１４との間がゲート絶縁膜２３となる。
ゲート電極２２の厚さは例えば３０００λ〜１μｍ程度
、ゲー、ト絶縁膜の厚さは１０００〜３０００人程度と
される。従って第１図りにおいて形成する絶縁性有機分
子膜２１の厚さは４０００７ｙ〜１３０００　Ａ程度と
さされる。ちなみにポリイミドにＡン、（１５０ＫｅＶ
　）を注入した時の表面抵抗率と注入量との関係は第２
図に示すよ５になり注入量の増加に応じて表面抵抗率は
減少する。またイオンビーム電流密度が大きい程、表面
抵抗率が減少する。
イオン注入によるゲート電極２２の形成は、マスクを用
いて所定領域に対して行う場合や、イオンビームをＸ−
Ｙ走査制御してマスクを用いることなく、所定領域に対
してイオン注入を行ってもよい。
［発明の効果ｊ 以上述べたようにこの発明の薄膜トランジスタにおいて
はゲート絶縁膜が絶縁性有機分子膜で構成されているた
め無機絶縁膜を付ける場合のようにプラズマＣＤＶ法を
用いる必要がなく、半導体層１４の表面が良質なものが
得られる。
しかもそのゲート絶縁膜の半導体層と反対の側の部分が
遊離カーボンを含む導電性をもつゲート電極とされてい
るため、ゲート電極の形成は例えば単なるイオン注入に
より行うことができ、従来金属膜の形成と、その金属膜
のエッチン、グ、と二′の二工程による場合と比較して
工程が簡略となる。
また全面にゲート絶縁膜を形成しその一部をゲート電極
にしたともいえるものであり、ゲート絶縁膜上に金属の
ゲート電極を形成する場合よりも、素子の凹凸が少なく
なり、例えば液晶表示素子に用いてそのゲートバースの
配線などの凹凸が少なく、それだけ配線断が生じ難く、
歩留りが向上する。
液晶表示素子に用いる場合においては、絶縁性有機分子
層２１を全面に形成し、これに対して配向処理を行５こ
とにより配向膜を特に設げる必要がなく、また素子表面
の凹凸を少ないものとすることができる。
イオン注入条件を制御することによりゲート電極２２の
シート抵抗や仕事関数などを所望のものとして薄膜トラ
ンジスタの状況を所望のものに制御することもできる。
【図面の簡単な説明】
第１図はこの発明による薄膜トランジスタの製造工程を
示す断面図、第２図はポリイミドのイオン注入量と表面
抵抗率との関係を示す図、第３図は従来の薄膜トランジ
スタを示す断面図である。

Claims (1)

    【特許請求の範囲】
  1. （１）ソース電極及びゲート電極間に半導体層が形成さ
    れ、その半導体層と接してゲート絶縁膜が形成され、そ
    のゲート絶縁膜と接してゲート電極が形成された薄膜ト
    ランジスタにおいて、 上記ゲート絶縁膜は絶縁性有機分子膜で構成され、 上記ゲート電極は、上記ゲート絶縁膜の絶縁性有機分子
    膜の上記半導体層と反対の側の部分に遊離カーボンが含
    有されて導電層とされて構成されていることを特徴とす
    る薄膜トランジスタ。
JP62007657A 1987-01-16 1987-01-16 薄膜トランジスタ Expired - Lifetime JPH065755B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62007657A JPH065755B2 (ja) 1987-01-16 1987-01-16 薄膜トランジスタ
US07/140,688 US4943838A (en) 1987-01-16 1988-01-04 Thin film transistor and method of making the same
EP88100305A EP0275075B1 (en) 1987-01-16 1988-01-12 Thin film transistor and method of making the same
AT88100305T ATE75076T1 (de) 1987-01-16 1988-01-12 Duennfilmtransistor und verfahren zu seiner herstellung.
DE8888100305T DE3869968D1 (de) 1987-01-16 1988-01-12 Duennfilmtransistor und verfahren zu seiner herstellung.
US07/498,641 US4994401A (en) 1987-01-16 1990-03-26 Method of making a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62007657A JPH065755B2 (ja) 1987-01-16 1987-01-16 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS63177472A true JPS63177472A (ja) 1988-07-21
JPH065755B2 JPH065755B2 (ja) 1994-01-19

Family

ID=11671889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62007657A Expired - Lifetime JPH065755B2 (ja) 1987-01-16 1987-01-16 薄膜トランジスタ

Country Status (5)

Country Link
US (1) US4943838A (ja)
EP (1) EP0275075B1 (ja)
JP (1) JPH065755B2 (ja)
AT (1) ATE75076T1 (ja)
DE (1) DE3869968D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597415B2 (en) * 1996-11-26 2003-07-22 Samsung Electronics Co., Ltd. Thin film transistor substrates for liquid crystal displays including thinner passivation layer on storage capacitor electrode than other regions
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2640809B1 (fr) * 1988-12-19 1993-10-22 Chouan Yannick Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US7109519B2 (en) 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
US7649217B2 (en) 2005-03-25 2010-01-19 Arash Takshi Thin film field effect transistors having Schottky gate-channel junctions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4770498A (en) * 1982-07-12 1988-09-13 Hosiden Electronics Co., Ltd. Dot-matrix liquid crystal display
PL138395B1 (en) * 1983-08-09 1986-09-30 Ct Badan Molekular I Makro Process for manufacturing surface conducting macromolecular material
JPH077827B2 (ja) * 1984-06-20 1995-01-30 株式会社日立製作所 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597415B2 (en) * 1996-11-26 2003-07-22 Samsung Electronics Co., Ltd. Thin film transistor substrates for liquid crystal displays including thinner passivation layer on storage capacitor electrode than other regions
US6862050B2 (en) 1996-11-26 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions

Also Published As

Publication number Publication date
JPH065755B2 (ja) 1994-01-19
EP0275075A2 (en) 1988-07-20
EP0275075A3 (en) 1989-04-12
DE3869968D1 (de) 1992-05-21
EP0275075B1 (en) 1992-04-15
US4943838A (en) 1990-07-24
ATE75076T1 (de) 1992-05-15

Similar Documents

Publication Publication Date Title
JPH02260661A (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
JPH027442A (ja) 半導体装置
US4994401A (en) Method of making a thin film transistor
JPS63177472A (ja) 薄膜トランジスタ
US5347146A (en) Polysilicon thin film transistor of a liquid crystal display
JPS6273660A (ja) 薄膜トランジスタ装置とその製造方法
JPH02237039A (ja) 半導体装置の製造方法
JPS6347981A (ja) 薄膜トランジスタおよびその製造方法
KR970000461B1 (ko) 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법
JPH0572749B2 (ja)
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JPH0812357B2 (ja) Ｔｆｔ基板の製造方法
JPH01162375A (ja) 薄膜トランジスタ
JPS60170260A (ja) 薄膜トランジスタの製造方法
JPS61188968A (ja) 薄膜トランジスタ
KR100270363B1 (ko) 박막트랜지스터 제조방법
JPH02196470A (ja) 薄膜トランジスタとその製造方法
JPS63158875A (ja) 薄膜トランジスタの製造方法
JPH02203568A (ja) 薄膜トランジスタ
JPH05110088A (ja) 薄膜トランジスタ回路の製造方法
JPS61284966A (ja) 薄膜トランジスタ
JPH05283428A (ja) 薄膜トランジスタ及びその製造方法
JPH01214823A (ja) アクティブマトリクス基板およびその製造方法
JPS60157258A (ja) 薄膜トランジスタとその製造方法
JPS6261364A (ja) 薄膜半導体装置の製造方法