JPS63169118A - 雑音除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、信号中に含まれる雑音（ノイズ）を除去す
るための雑音除去回路に関する。

（従来の技術） 従来、正負いずれの方向のノイズにも対処可能な雑音除
去回路として、第６図に示すような回路が用いられてい
る。この回路は、２つの遅延回路１１ｘ　、　１１２と
アンドゲート１２！、およびオアゲート１２２を用いた
２段構成となっており、まず前段で正方向のノイズを除
去した後、後段で負方向のノイズを除去するものである
。しかしながら、このような構成の雑音除去回路は、構
成が複雑で素子数が多くパターン占有面積も増大する欠
点がある。

このような欠点を除去できる雑音除去回路として、特願
昭６１−１５５７０８号に第７図に示すような回路が提
案されている。この回路は、入力信号ｅｉとこの信号ｅ
ｉを遅延回路１９で遅延した信号ｅａとが同一レベルの
時、出力端子２０から出力信号ｅｏを得、不一致の時は
出力端子２０の電位をダイナミンクに保持するもので、
上記遅延回路１９の遅延時間より短い時間の正負両方向
のノイズを除去するものである。

しかし、この回路は特定の条件のもとでは誤動作を起こ
す危険がある。すなわち、出力端子２０に接続される負
荷容量がＭＯＳトランジスタＱ１と０３との接続点（中
間ドレイン）Ｎ１の容量、あるいはＭｏ８　トランジス
タＱ４と０２との接続点（中間ドレイン）Ｎ２の容量よ
りも小さい場合には、出力をダイナミックに保持する際
に論理レベルが反転することがあり回路の安定性が悪い
。

以下、これについて第８図のタイミングチャートを参照
しつつ詳しく説明する。時刻１０に入力信号ｅｉが接地
レベル（“Ｌ”レベル）から電ｍ電圧レベル（“Ｈ″レ
ベルに変化すると、ＭＯＳトランジスタＱ１がオフ状態
、Ｑ２がオン状態となる。この時刻ｔｏより遅延回路１
９の遅延時間Δｔだけ遅れて信号ｅａが“Ｈ”レベルと
なり、ＭＯＳトランジスタＱ３がオフ状態、Ｑ４がオン
状態となる。これによって出力信号ｅｏは“Ｌ″レベル
なる。この状態で時刻ｔ１に入力信号６１にローレベル
のノイズが重畳されると、ＭＯＳトランジスタＱ１はオ
ン状態、Ｑ２はオフ状態となる。

この時、ＭＯＳトランジスタＱ３　、Ｑ４は遅延回路１
９の出力ｅａが反転する時刻ｔ３まで前のオン／オフ状
態が保持されるので、電源ＶＣＣから接地点への直流バ
スは存在せず、前の出力の“Ｌ″レベルダイナミックに
保持される。この時刻ｔ１゜ｔ２間、ＭＯＳトランジス
タＱ１と０３との接続点Ｎ１は、ＭＯＳトランジスタＱ
１のオン状態により電源電圧レベルにチャージされる。

時刻ｔ２に入力信号ｅｉのレベルが“Ｈ”レベルに復帰
すると、ＭＯＳトランジスタＱｌ　、Ｑ３はオフ状態、
Ｑ２　、Ｑ４がオン状態となり、出力信号ｅｏはパＬ″
レベルとなる。この後ｔ３．ｔ４の間、出力信号ｅＯは
ダイナミックに上記“Ｌ”レベルを保持しなければなら
ないが、ＭｏＳトランジスタＱ３がオン状態となってい
るため、接続点Ｎ１にダイナミックに保持されていた電
荷が出力端子２０側に流れ込んでこの端子２０の電位が
上昇する。この際、出力端子２０に接続された負荷容量
より接続点Ｎ１の容量が大きいと、出力信号ｅｏの電位
が電源電圧の１／２を越える。通常０Ｍ０８回路の回路
閾値は電源電圧の１／２に設定されているので、出力信
号ｅｏの電位がＶ　ＣＣ／　２を越えると出力信号ｅＯ
の論理レベルが“Ｌ”レベルから“Ｈルーベルに変化す
る。

また入力信号ｅｉが“Ｌ″レベル時、この信号ｅ１に電
源電圧レベルのノイズが重畳された場合にも同様な現象
が発生する。すなわち、時刻ｔ５に入力信号ｅｉが“Ｌ
″レベルら“Ｈ”レベルに変化すると、ＭＯＳトランジ
スタＱ１がオフ状態、Ｑ２がオン状態となり（この時Ｍ
ＯＳトランジスタＱ３はオン状態、　Ｑ４はオフ状態と
なっている）、出力端子２０はハイインピーダンス状態
となって“Ｈ”レベルがダイナミックに保持される。

このｆｆ１１Ｍ０ＳトランジスタＱ４とＱ２どの接続点
Ｎ２は接地電位にディスチャージされる。

そして、時刻ｔ６に入力信号ｅｉが“Ｌ”レベルに復帰
すると、ＭＯＳトランジスタＱｌ　、Ｑ３はオン状態、
Ｑ２　、Ｑ４はオフ状態となり、出力信号ｅＯは“Ｈ”
レベルとなる。この後ｔ７．ｔ８の間、出力信号ｅＯは
ダイナミックに上記“Ｈ″レベル保持しなければならな
いが、ＭＯＳトランジスタＱ４がオン状態となっている
ため、出力端子２０側に保持すべき電荷が接続点Ｎ２に
流れ込み、出力端子２０側の電位が低下する。この時、
出力端子２０に接続された負荷容量より接続点Ｎ２の容
量が大きいと、出力信号ｅＯの電位が電源電圧の１／２
より低くなる。このため、出力信号ｅＯの論理レベルが
“Ｈ″レベルら“Ｌ”レベルに反転する。

上述したように、前記第７図に示した回路は、出力端子
２０に接続される負荷容量より接続点Ｎ１゜Ｎ２の容量
が大きいと誤動作する可能性があり、安定性が悪い欠点
がある。

このような欠点を除去するためには、第９図に示すよう
に出力端子２０にラッチ回路技を設ければ良い。しかし
、ラッチ回路並を設けると出力端子２０の出力信号ｅＯ
を反転する際にインバータ２１の電源からこのインバー
タ２１のＰチャネル型ＭＯＳトランジスタおよび雑音除
去回路のＭＯＳトランジスタＱ４　、Ｑ２を介して接地
点に、あるいは雑音除去回路の電源ＶｃｃからＭｏＳト
ランジスタＱｌ。

Ｑ３およびインバータ２１のＮチャネル型ＭＯＳトラン
ジスタを介して接地点に一時的な直流バスが生じ、貫通
電流が流れて消費電流が増加するという新たな問題を生
ずる。

（発明が解決しようとする問題点） 上述したように、従来の雑音除去回路は、出力端の電位
をダイナミックに保持すべき時に電荷の移動があり、特
定の条件のもとでは誤動作する危険があり、これを防止
しようとすると消費電流が増大する欠点があった。

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、消費電流を増大させることな
く安定な動作が得られる雑音除去回路を提供することで
ある。

［発明の構成］ （問題点を解決するための手段） この発明においては、上記の目的を達成するために、一
方が入力信号でオン／オフ制御される第１．第２のスイ
ッチ手段を直列接続し、その一端を第１の電位供給源に
接続した第１の直列回路を設けるとともに、この直列回
路の他端と第２の電位供給源間に一方が上記入力信号で
オン／オフ制御される第３．第４のスイッチ手段を直列
接続して構成した第２の直列回路を設け、上記入力信号
を遅延手段により遅延して上記第１．第２の直列回路を
構成する他方のスイッチ手段をそれぞれオン／オフ制御
し、上記第１．第２の直列回路の接続点と上記第１．第
２のスイッチ手段との接続点間に、上記第１の直列回路
を構成する一方のスイッチ手段と同じ信号でオン／オフ
制御され、このスイッチ手段とは同一レベルの信号に対
してオン／オフ状態が逆になる第５のスイッチ手段を接
続するとともに、上記第１．第２の直列回路の接続点と
上記第３．第４のスイッチ手段との接続点間に、上記第
２の直列回路を構成する一方のスイッチ手段と同じ信号
でオン／オフ制御され、このスイッチ手段とは同一レベ
ルの信号に対してオン／オフ状態が逆になる第６のスイ
ッチ手段を接続しており、上記第１の直列回路の第１．
第２スイッチ手段と上記第２の直列回路の第３．第４ス
イッチ手段は同一レベルの信号に対してオン／オフ状態
が逆となり、上記第１の直列回路と上記第２の直列回路
との接続点から出力を得るようにしている。

（作用） 上記のような構成において、第１．第４のスイッチ手段
は相補的にスイッチング動作し、且つ上記第２．第３の
スイッチ手段も相補的にスイッチング動作し、上記第２
のスイッチ手段と上記第３のスイッチ手段との接続点か
ら出力を得るようにしており、遅延手段を介した信号が
入力信号の変化に対して所定時間遅れることを利用し、
ノイズが入力された際に上記第１ないし第４のスイッチ
手段を用いて出力端をハイインピーダンス状態に設定す
ることにより、直前の出力データを保持するようにして
いる。そして、第１のスイッチ手段がオフ状態の時、出
力端と上記第１．第２のスイッチ手段の接続点とを上記
第５のスイッチ手段で導通させ、上記第４のスイッチ手
段がオフ状態の時、上記出力端と上記第３．第４のスイ
ッチ手段の接続点とを上記第６のスイッチ手段により導
通させるようにしている。こうすることにより、第１．
第２のスイッチ手段の接続点と出力端間、および第３．
第４のスイッチ手段の接続点と出力端間の電荷の移動を
防止できるので、出力端に接続される負荷容量と第１．
第２のスイッチ手段の接続点の容量、および出力端に接
続される負荷容量と第３．第４のスイッチ手段の接続点
の容量との大小関係に拘らず安定な動作が得られる。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図において前記第７図と同一構成部分には同
じ符号を付しており、入力信号ｅｉが供給される入力端
子１８には、一端が電源ＶＣＣ（第１の電位供給源）に
接続されたＰチャネル型のＭＯＳトランジスタＱｌ　　
　（第１のスイッチ手段）、および一端が接地点（第２
の電位供給源）に接続されたＮチャネル型のＭＯＳトラ
ンジスタＱ２　　（第４のスイッチ手段）のゲートがそ
れぞれ接続されるとともに、遅延回路１９の入力端が接
続される。上記ＭＯＳトランジスタＱｌ　、Ｑ２の他端
間には、Ｐチャネル型のＭＯＳトランジスタＱ３　（第
２のスイッチ手段）およびＮチャネル型のＭＯＳトラン
ジスタＱ４　　（第３のスイッチ手段）が直列接続され
、これらＭＯＳトランジスタＱ３゜Ｑ４のゲートには上
記遅延回路１９の出力端が接続される。また、上記ＭＯ
ＳトランジスタＱ１と０３との接続点（中間ドレイン）
Ｎ１とＭＯＳトランジスタＱ３と０４との接続点間には
、Ｎチャネル型のＭｏＳトランジスタ（第５のスイッチ
手段）Ｑ５が接続され、このＭＯＳトランジスタＱ５の
ゲートには上記入力端子１８が接続される。

一方、上記ＭＯＳトランジスタＱ４と０２との接続点（
中間ドレイン）Ｎ２とＭＯＳトランジスタＱ３と０４と
の接続点間には、Ｐチャネル型のＭＯＳトランジスタ（
第６のスイッチ手段）Ｑ６が接続され、このＭＯＳトラ
ンジスタＱ６のゲートには上記入力端子１８が接続され
る。そして、上記ＭＯＳトランジスタＱ３と０４との接
続点に接続された出力端子２０から出力信号ｅｏを得る
ようにして成る。

次に、上記のような構成において第２図のタイミングチ
ャートを参照しつつ動作を説明する。まず入力信号ｅ１
が電源電圧レベル（“Ｈ”レベル）の時、接地レベル（
“Ｌ“レベル）のノイズが重畳された時（時刻ｔｌ）の
動作について説明する。

この状態では、Ｍｏ３　トランジスタＱ１　、　Ｑ４　
。

Ｑ６がオン状態、ＭｏＳトランジスタＱ２．Ｑ３゜Ｑ５
がオフ状態となる。この状態では、出力端子２０は電ｓ
　ｖ　ｃｃおよび接地点への直流パスを欠くのでＬ　＋
ｔレベルがダイナミックに保持される。また、接続点Ｎ
１はＭＯＳトランジスタＱ１がオン状態となっているた
め、電源電圧にチャージされるがＭｏＳトランジスタＱ
３　、Ｑ５がいずれもオフ状態であるので出力端子２０
側はＬ”レベルがダイナミックに保持できる。

時刻ｔ２に、入力信号ｅｉが“Ｈ″レベル復帰スルト、
ＭＯＳト５：ｚジスタＱ１　、Ｑ３　、Ｑ６がオフ状態
、Ｑ２　、Ｑ４　、Ｑ５がオン状態となり、出力信号ｅ
Ｏは“Ｌ”レベルとなる。この時、接続点Ｎ１はＭＯＳ
トランジスタＱ５がオン状態となっているので、ＭＯＳ
トランジスタＱ５　、　Ｑ４　。

Ｑ２の経路で接地レベルにディスチャージされる。

次の時刻ｔ３に、入力信号ｅ１を遅延回路１９で遅延し
た信号ｅａが“Ｌ″レベルなると、ＭＯＳトランジスタ
Ｑ１　、Ｑ４　、Ｑ６がオフ状態、Ｑ２゜Ｑ３　、Ｑ５
がオン状態となる。すると出力端子２０は電源および接
地点への直流バスを欠き、１１ルベルがダイナミックに
保持される。この際、ＭｏＳトランジスタＱ３がオン状
態となっているため、出力端子２０と接続点Ｎ１が導通
するが、時刻ｔ２．ｔ３間におけるＭｏＳトランジスタ
Ｑ５のオン状態によって接続点Ｎ１は接地電位にディス
チャージされているため、接続点Ｎ１と出力端子２０は
同電位であり、電荷の移動は起こらず出力端子２０の“
Ｌ”レベルをダイナミックに保持できる。

時刻ｔ４に遅延回路１９の出力信号ｅａが“Ｈ”レベル
に復帰すると、ＭＯＳトランジスタＱ１゜Ｑ３　、Ｑ６
はオフ状態となり、Ｑ２　、　Ｑ４　、　Ｑ５がオン状
態となって、出力信号ｅｏは“Ｌ”レベルとなる。

このように、入力信号ｅｉが電源電圧レベルの時、接地
レベルのノイズが重畳されてもこのノイズを除去するこ
とが可能であり、接続点Ｎ１と出力端子２０間の電荷の
移動による論理レベルの反転を防止できる。

次に、入力信号ｅｉが接地レベル（Ｌ”レベル）の時、
電源電圧レベル（“Ｈ”レベル）のノイズが重畳された
場合の動作について説明する。時刻ｔ５に入力信号ｅｉ
が“Ｈ”レベルとなると、ＭＯＳトランジスタＱ１　、
Ｑ４　、Ｑ６はオフ状態、Ｑ２　、Ｑ３　、Ｑ５オン状
態となる。従って、出力端子２０は電源および接地点へ
の直流バスを欠くので“Ｈ″レベルダイナミックに保持
される。ここで、接続点Ｎ２はＭＯＳトランジスタＱ２
のオン状態により接地電位にディスチャージされるが、
ＭｏＳトランジスタＱ４　、Ｑ６がオフ状態となってい
るため、出力端子２０の電位はダイナミックに保持でき
る。

時刻ｔ６に入力信号ｅｉが″Ｌ″レベルに復帰すルト、
ＭＯＳト５ンジスタＱ１　、Ｑ３　、Ｑ６　Ｉ、ｉオン
状［、Ｑ２　、Ｑ４　、Ｑ５はオフ状態となり、出力信
号ｅＯは“Ｈ”レベルとなる。この時、接続点Ｎ２はＭ
ｏＳトランジスタＱ６のオン状態によって、ＭＯＳトラ
ンジスタＱｌ　、Ｑ３　、Ｑ６を順次介して電源電圧レ
ベルにチャージされる。

時刻ｔ７に、遅延回路１９の出力信号ｅａがＨ”レベル
となると、ＭｏＳトランジスタＱｌ　、　Ｑ４　。

Ｑ６がオン状態となり、Ｑ２　、Ｑ３　、Ｑ５がオフ状
態となる。これによって、出力端子２０にはＨ”レベル
がダイナミックに保持される。この時、ＭｏＳトランジ
スタＱ４がオン状態となるため、接続点Ｎ２と出力端子
２０とが導通するが、時刻ｔ６．ｔ７間においてＭＯＳ
トランジスタＱ５によって電源電圧にチャージされてお
り、接続点Ｎ２は出力端子２０と同電位であるので電荷
の移動は起こらず、出力端子２０には“Ｈルベルがダイ
ナミックに保持される。

次の時刻ｔ８に、遅延回路１９の出力信号ｅａが“Ｌ″
レベル復帰すると、ＭＯＳトランジスタＱ１　、Ｑ３　
、Ｑ６がオン状態、Ｑ２　、　Ｑ４　、　Ｑ５はオフ状
態となり、出力信号ｅＯは“Ｈルベルとなる。

上述したように、入力信号ｅｉが接地レベルの時、電源
電圧レベルのノイズが重畳さでもこのノイズを除去する
ことが可能であり、接続点Ｎ２と出力端子２０間の電荷
の移動による論理レベルの反転もない。

従って、このような構成によれば、接続点Ｎ１゜Ｎ２の
容量と出力端子２０に接続される負荷容量との容量比に
拘らず安定した動作が得られ信頼性が高い。また、遅延
回路１９を除けば６個のＭＯＳトランジスタで構成して
いるので、前記第６図の回路に比べてパターン面積を削
減でき、電源と接地点間に直流バスが生じないので前記
第９因の回路に比して低消費電流化できる。

第３図はこの発明の他の実施例を示すもので、前記第１
図の回路においてはＭＯＳトランジスタＱ１．Ｑ２　、
Ｑ５およびＱ６のゲートに入力信号ｅｉを供給し、Ｑ３
　、Ｑ４のゲートに遅延回路１９の出力信号ｅａを供給
して導通制御したのに対し、ＭＯＳトランジスタＱ３　
、Ｑ４のゲートに入力信号ｅｉを供給し、Ｑｌ　、Ｑ２
　、Ｑ５およびＱ６のゲートに遅延回路１９の出力信号
ｅａを供給して導通制御するように構成したものである
。第３図において前記第１図と同一構成部分には同じ符
号を付してその詳細な説明は省略する。このような構成
においても基本的には前記第１図の回路と同様な動作を
行ない同じ効果が得られる。

第４図および第５図はそれぞれ、この発明の更に他の実
施例を示すもので、第４図の回路においてはＭＯＳトラ
ンジスタＱ１　、Ｑ４　、Ｑ５のゲートに入力信号ｅｉ
を、Ｑ２　、Ｑ３　、Ｑ６のゲー１−に遅延回路１９の
出力信号ｅａをそれぞれ供給して導通制御するように構
成し、第５図の回路ではＭＯＳトランジスタＱ２　、Ｑ
３　、Ｑ６のゲートに入力信号ｅ１を、Ｑｌ　、Ｑ４　
、Ｑ５のゲートに遅延回路１９の出力信号ｅａをそれぞ
れ供給して導通制御するように構成している。このよう
な構成であっても前記第１図および第３図の回路と同様
な動作を行ない同じ効果が得られる。

［発明の効果１ 以上説明したようにこの発明によれば、消費電流を増大
させることなく安定なる動作が得られる雑音除去回路を
提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる雑音除去回路を示
す図、第２図は上記第１図の回路の動作を説明するため
のタイミングチャート、第３図ないし第５図はそれぞれ
この発明の他の実施例について説明するための回路図、
第６図、第７図および第９図はそれぞれ従来の雑音除去
回路について説明するための回路図、第８図は上記第７
図の回路の動作を説明するためのタイミングチャートで
ある。 ｙｃｃ・・・電源（第１の電位供給源）、ｅｌ・・・入
力信号、Ｑ１〜Ｑ６・・・ＭＯＳトランジスタ（スイッ
チ手段）、１９・・・遅延回路（Ｍ延手段）　、　ｅｏ
・・・出力信号、ｅａ・・・遅延回路の出力信号。 出願人代理人　弁理士　鈴江武彦 第２図 第３図 ？

Claims (2)

【特許請求の範囲】
1. （１）一方が入力信号でオン／オフ制御される第１、第
   ２のスイッチ手段が直列接続されて構成され、一端が第
   １の電位供給源に接続される第１の直列回路と、一方が
   上記入力信号でオン／オフ制御される第３、第４のスイ
   ッチ手段が直列接続されて構成され、上記第１の直列回
   路の他端と第２の電位供給源間に接続される第２の直列
   回路と、上記入力信号を遅延して上記第１、第２の直列
   回路を構成する他方のスイッチ手段をそれぞれオン／オ
   フ制御する遅延手段と、上記第１、第２の直列回路の接
   続点と上記第１、第２のスイッチ手段との接続点間に接
   続され、上記第１の直列回路を構成する上記一方のスイ
   ッチ手段と同じ信号でオン／オフ制御され、上記第１、
   第２のスイッチ手段とは同一レベルの信号に対してオン
   ／オフ状態が逆になる第５のスイッチ手段と、上記第１
   、第２の直列回路の接続点と上記第３、第４のスイッチ
   手段との接続点間に接続され、上記第２の直列回路を構
   成する上記一方のスイッチ手段と同じ信号でオン／オフ
   制御され、上記第３、第４のスイッチ手段とは同一レベ
   ルの信号に対してオン／オフ状態が逆になる第６のスイ
   ッチ手段とを具備し、上記第１の直列回路の第１、第２
   スイッチ手段と上記第２の直列回路の第３、第４スイッ
   チ手段はそれぞれ同一レベルの信号に対してオン／オフ
   状態が逆となり、上記第１の直列回路と上記第２の直列
   回路との接続点から出力を得ることを特徴とする雑音除
   去回路。
2. （２）前記第１、第２および第６のスイッチ手段はそれ
   ぞれ第１導電型の電界効果型トランジスタから成り、前
   記第３、第４および第５のスイッチ手段はそれぞれ第２
   導電型の電界効果型トランジスタから成ることを特徴と
   する特許請求の範囲第１項記載の雑音除去回路。