JPS63168734A - デジタル計算機のエラ−の検出・訂正方法 - Google Patents
デジタル計算機のエラ−の検出・訂正方法Info
- Publication number
- JPS63168734A JPS63168734A JP62001492A JP149287A JPS63168734A JP S63168734 A JPS63168734 A JP S63168734A JP 62001492 A JP62001492 A JP 62001492A JP 149287 A JP149287 A JP 149287A JP S63168734 A JPS63168734 A JP S63168734A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- bits
- internal representation
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 239000000470 constituent Substances 0.000 claims description 23
- 238000012937 correction Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、デジタル計算機のエラーの検出・訂正方法に
関する。
関する。
[従来の技術とその問題点コ
デジタル計算機において、データの伝送や処理を行う際
、ノイズ等の土としてハードウェア上の原因によりデー
タの内容が変ってしまうことがある。
、ノイズ等の土としてハードウェア上の原因によりデー
タの内容が変ってしまうことがある。
ところで、デジタル計算機において、数値データは、通
例2進数によって内部表現される。
例2進数によって内部表現される。
例えば10進法の9は、2進法で1001と内部表現さ
れていた。したがって、ノイズ等により、この最上位ビ
ットが1ビツト変るだけで、その内部表現がoooiに
変ってしまい、10進法の1として扱われてしまうとい
う問題点があった。さらに、エラーが発生したこの数値
データを、もとの10進法の9に訂正することは、不可
能であった。また、文字データにおいても、例えばパリ
ティ・ビット付きASCIIコードにおいて、2ビツト
のエラーが発生すると、このエラーを検出・訂正できな
いという問題点があった。
れていた。したがって、ノイズ等により、この最上位ビ
ットが1ビツト変るだけで、その内部表現がoooiに
変ってしまい、10進法の1として扱われてしまうとい
う問題点があった。さらに、エラーが発生したこの数値
データを、もとの10進法の9に訂正することは、不可
能であった。また、文字データにおいても、例えばパリ
ティ・ビット付きASCIIコードにおいて、2ビツト
のエラーが発生すると、このエラーを検出・訂正できな
いという問題点があった。
このように、従来は、複数ビットで内部表現されるデー
タのうち、少数のビットの内容が変るエラーであっても
、複数ビットの内容が変るエラーを直接検出する手段が
なく、例えば銀行業務等において取扱うべき金額が1桁
変ってしまう事故が発生することもあった。
タのうち、少数のビットの内容が変るエラーであっても
、複数ビットの内容が変るエラーを直接検出する手段が
なく、例えば銀行業務等において取扱うべき金額が1桁
変ってしまう事故が発生することもあった。
本発明の目的は、デジタル計算機における上記のエラー
を、容易に検出しかつ訂正することができるデジタル計
算機のエラーの検出・訂正方法を提供することにある。
を、容易に検出しかつ訂正することができるデジタル計
算機のエラーの検出・訂正方法を提供することにある。
[問題点を解決するための手段]
本発明は、上記の目的を達成するために、所定数の内部
表現のみを構成単位とするデータについて構成単位の所
定の領域ごとにマーク・ビットを計数し、このマーク・
ビット数が予め設定された標準値と一致しないときに、
前記領域にエラーが発生したことを検出し、前記マーク
・ビット数に最も近い標準値を有づる標準内部表現をも
って、エラーを検出した前記データを訂正するものであ
る。
表現のみを構成単位とするデータについて構成単位の所
定の領域ごとにマーク・ビットを計数し、このマーク・
ビット数が予め設定された標準値と一致しないときに、
前記領域にエラーが発生したことを検出し、前記マーク
・ビット数に最も近い標準値を有づる標準内部表現をも
って、エラーを検出した前記データを訂正するものであ
る。
なお、上記発明は、「マーク・ビット」を「スペース・
ビット」と読替えたものを含むものとする。
ビット」と読替えたものを含むものとする。
[作 用]
数値データや文字データ等のデータは、1つ以上の構成
単位からなる。各構成単位は、1つの内部表現で表わさ
れる。この内部表現は、所定数の標準内部表現の中から
1つが選択されたものである。各構成単位内には、複数
の領域が設定される。標準内部表現については、各領域
中のマーク・ビットの計数値が、標準値として予め設定
されている。
単位からなる。各構成単位は、1つの内部表現で表わさ
れる。この内部表現は、所定数の標準内部表現の中から
1つが選択されたものである。各構成単位内には、複数
の領域が設定される。標準内部表現については、各領域
中のマーク・ビットの計数値が、標準値として予め設定
されている。
データは、次のようにして標準内部表現と比較され、伝
送や処理等の際に発生したエラーが検出され、かつ訂正
される。すなわち、まず、このデータの1つの構成単位
について、1つの領域中のマーク・ビットを計数する。
送や処理等の際に発生したエラーが検出され、かつ訂正
される。すなわち、まず、このデータの1つの構成単位
について、1つの領域中のマーク・ビットを計数する。
このマーク・ビット数は、対応する標準値と比較され、
両者が一致しないときには、このデータのこの領域中に
エラーが発生したことを検出する。このようにしてエラ
ーが検出されたときには、そのマーク・ビット数に最も
近い標準値を有する標準内部表現をもって、エラーが検
出されたデータを訂正する。すべての構成単位のすべて
の領域について以上のエラーの検出・訂正を行うことに
より、データ全体について、エラーの検出・訂正が行な
われる。
両者が一致しないときには、このデータのこの領域中に
エラーが発生したことを検出する。このようにしてエラ
ーが検出されたときには、そのマーク・ビット数に最も
近い標準値を有する標準内部表現をもって、エラーが検
出されたデータを訂正する。すべての構成単位のすべて
の領域について以上のエラーの検出・訂正を行うことに
より、データ全体について、エラーの検出・訂正が行な
われる。
なお、以上の説明中のマーク・ビットに関する処理のか
わりに、スペース・ビットに関する処理を行ってもよい
。
わりに、スペース・ビットに関する処理を行ってもよい
。
[実施例]
以下、本発明の実施例を図面に基づいて説明する。
第1図は、本発明の一実施例を示すフローチャートであ
る。
る。
本実施例において、データは、A個の構成単位U(1)
(I−1〜A)からなる。エラーが検出・訂正されるべ
きデータの各構成単位U(I)の内部表現D(I)(1
=1〜A)は、8個の標準内部表現R(J)LJ=1〜
B)から選択された1つの内部表現である。各構成単位
Ll (1)内には、M個の領域E (1,K)(■=
1〜Δ、に=1〜M)が設定され、これに対応して各標
準内部表現RLI)内には、M個の領域S (J、K)
LJ=1〜B、に=1〜M)が設定される。各標準内部
表現RLJ)については、各領域S (J、K)中のマ
ーク・ビットの計数値T Ll、K) (J=1〜B
、に=1〜M)が、標準値として予め設定されている。
(I−1〜A)からなる。エラーが検出・訂正されるべ
きデータの各構成単位U(I)の内部表現D(I)(1
=1〜A)は、8個の標準内部表現R(J)LJ=1〜
B)から選択された1つの内部表現である。各構成単位
Ll (1)内には、M個の領域E (1,K)(■=
1〜Δ、に=1〜M)が設定され、これに対応して各標
準内部表現RLI)内には、M個の領域S (J、K)
LJ=1〜B、に=1〜M)が設定される。各標準内部
表現RLJ)については、各領域S (J、K)中のマ
ーク・ビットの計数値T Ll、K) (J=1〜B
、に=1〜M)が、標準値として予め設定されている。
次に、ステップごとに順次前記フローチャートについて
説明する。
説明する。
ステップ1では、エラーが検出・訂正されるべきデータ
の構成単位U(I)内の領域E(I。
の構成単位U(I)内の領域E(I。
K)内のマーク・ビットを計数し、計数値×(1,K)
を得る。ステップ2では、この計数値X(1,K)が、
対応する領域の標準値T(J、K)に等しいか否かを判
定し、等しいものがあるときには、エラーが発生しなか
ったものとして、処理を終了する。逆に、等しいものが
ないときには、ステップ3において、エラーを検出する
。次に、ステップ4において、標準内部表現R(J)の
中から、計数値X(1,K)に最も近い標準値T (J
、K)を有するものを探し、これをもってエラーが発生
した前記データを書換えることにより、エラーを訂正し
て処理を終了する。
を得る。ステップ2では、この計数値X(1,K)が、
対応する領域の標準値T(J、K)に等しいか否かを判
定し、等しいものがあるときには、エラーが発生しなか
ったものとして、処理を終了する。逆に、等しいものが
ないときには、ステップ3において、エラーを検出する
。次に、ステップ4において、標準内部表現R(J)の
中から、計数値X(1,K)に最も近い標準値T (J
、K)を有するものを探し、これをもってエラーが発生
した前記データを書換えることにより、エラーを訂正し
て処理を終了する。
以下において、標準内部表現RLI)LI=1〜B)の
具体例をもって、このフローチャートのステップ2〜4
の部分の一実施例を説明する。
具体例をもって、このフローチャートのステップ2〜4
の部分の一実施例を説明する。
第2図は、B=8の場合の標準内部表現の一例を示す。
各標準内部表現R(J)LJ=1〜8)は、8×8ビツ
トすなわち64ビツトで構成され、マーク・ビットがX
印で表わされている。同図において、8個の箱の横の列
で表されるものが、1バイトのデータを表わし、一つの
標準内部表現の長さは、8バイトである。
トすなわち64ビツトで構成され、マーク・ビットがX
印で表わされている。同図において、8個の箱の横の列
で表されるものが、1バイトのデータを表わし、一つの
標準内部表現の長さは、8バイトである。
各標準内部表現R(J)は、4つの部分からなる。部分
■は、前半の4バイトの上位4ビツトからなる16ビツ
トの部分である。部分■は、前半の4バイトの下位4ビ
ツトからなる16ビツトの部分である。部分■及び部分
■は、後半の4バイトのうち、それぞれ上位4ビツト及
び下位4ビツトからなる。
■は、前半の4バイトの上位4ビツトからなる16ビツ
トの部分である。部分■は、前半の4バイトの下位4ビ
ツトからなる16ビツトの部分である。部分■及び部分
■は、後半の4バイトのうち、それぞれ上位4ビツト及
び下位4ビツトからなる。
同図(a)に示す標準内部表現R(1)は、部分工及び
部分■中の全ビットがマーク・ビットであって、他の部
分中の全ビットがスペース・ビットである。同図(b)
に示す標準内部表現R(2)は、部分工及び部分■中の
全ビットがマーク・ビットであって、他の部分中の全ビ
ットがスペース・ビットである。同図(C)に示す標準
内部表現R(3)は、部分工及び部分■中の全ビットが
マーク・ビットであって、他の部分中の全ビットがスペ
ース・ビットである。同図(d)に示す標準内部表現R
(4)は、部分■〜■中の全ビットがマーク・ビットで
ある。他の標準内部表現R(5)〜R(8)は、同図(
e)〜(h)に示すように、ぞれぞれ前記標準内部表現
R(1)〜R(4)のマーク及びスペースを反転したも
のである。
部分■中の全ビットがマーク・ビットであって、他の部
分中の全ビットがスペース・ビットである。同図(b)
に示す標準内部表現R(2)は、部分工及び部分■中の
全ビットがマーク・ビットであって、他の部分中の全ビ
ットがスペース・ビットである。同図(C)に示す標準
内部表現R(3)は、部分工及び部分■中の全ビットが
マーク・ビットであって、他の部分中の全ビットがスペ
ース・ビットである。同図(d)に示す標準内部表現R
(4)は、部分■〜■中の全ビットがマーク・ビットで
ある。他の標準内部表現R(5)〜R(8)は、同図(
e)〜(h)に示すように、ぞれぞれ前記標準内部表現
R(1)〜R(4)のマーク及びスペースを反転したも
のである。
領域数Mは、4であって、J=1〜8について、領域S
(J、1)は、部分■及び部分■からなり、領域S (
J、2)は、部分I及び部分■からなり、領域S(J、
3)は、部分■、部分■及び部分■からなり、領域S(
J、4)は、部分工、部分■、部分■及び部分■vから
なる。
(J、1)は、部分■及び部分■からなり、領域S (
J、2)は、部分I及び部分■からなり、領域S(J、
3)は、部分■、部分■及び部分■からなり、領域S(
J、4)は、部分工、部分■、部分■及び部分■vから
なる。
以上のように標準内部表現R(J)LJ=1〜8)及び
領域S (J、K)(J=1〜8.に=1〜4)を決定
すると、各標準値T (J、K>(J=1〜8.に=1
〜4)は、第1表に示すように決定され、データは、第
3図に示すフローチャートにしたがって判定され、エラ
ーが検出・訂正される。
領域S (J、K)(J=1〜8.に=1〜4)を決定
すると、各標準値T (J、K>(J=1〜8.に=1
〜4)は、第1表に示すように決定され、データは、第
3図に示すフローチャートにしたがって判定され、エラ
ーが検出・訂正される。
すなわち、構成単位U (I)について、領域E(1,
K)内のマーク・ビットを計数することニヨリ、計数値
X (1,K>(K=1〜4)が求められた後、ステッ
プ1では、次式(1)によって、内部表現D(1)と各
標準内部表現R(J)との距離Y(1,J)(J=1〜
8)を算出する。
K)内のマーク・ビットを計数することニヨリ、計数値
X (1,K>(K=1〜4)が求められた後、ステッ
プ1では、次式(1)によって、内部表現D(1)と各
標準内部表現R(J)との距離Y(1,J)(J=1〜
8)を算出する。
第 1 表
Y(1,J)
= (X (1,1)−T (J、 1 )
)**2+(X(1,2>−TLJ、 2))**2
+ (X (1,3>−T LJ、3))**2
+ (X (1,4)−T (J、 4))*
*2(J=1〜8)・・・・・・・・・・・・・・・・
・・・・・・・・・・・(1)ここに、**2は、2乗
操作を表わす記号であって、距離Y(1,J)は、各領
域ごとに求めた計数値と標準値との差の平方和である。
)**2+(X(1,2>−TLJ、 2))**2
+ (X (1,3>−T LJ、3))**2
+ (X (1,4)−T (J、 4))*
*2(J=1〜8)・・・・・・・・・・・・・・・・
・・・・・・・・・・・(1)ここに、**2は、2乗
操作を表わす記号であって、距離Y(1,J)は、各領
域ごとに求めた計数値と標準値との差の平方和である。
ステップ2では、ステップ1で算出した距離Y(1,1
)〜Y(1,8)の中から、最小値Y(1,1)を探す
。ステップ3では、この最小値Y(IL)がOであるか
否かを判定し、Oであるとぎには、エラーが発生してい
ないことが判明するから、内部表現D(I)の訂正を行
なわずに処理を終了する。最小値Y(I、L)がOでな
いときには、構成単位U (I)の内部表現D(I)に
エラーが発生したことが判明し、かつこれに対して標準
内部表現R(L)が最も近いことが判明するから、ステ
ップ4において、内部表現D(1)を、この標準内部表
現R(L)に訂正する。
)〜Y(1,8)の中から、最小値Y(1,1)を探す
。ステップ3では、この最小値Y(IL)がOであるか
否かを判定し、Oであるとぎには、エラーが発生してい
ないことが判明するから、内部表現D(I)の訂正を行
なわずに処理を終了する。最小値Y(I、L)がOでな
いときには、構成単位U (I)の内部表現D(I)に
エラーが発生したことが判明し、かつこれに対して標準
内部表現R(L)が最も近いことが判明するから、ステ
ップ4において、内部表現D(1)を、この標準内部表
現R(L)に訂正する。
以上に説明したフローチャートによれば、例えば、第4
図に示すような内部表現D(1)については、計数値X
(1,1>、X(1,2)、X (1,3)及びX (
1,4)は、ツレツレ16.32.32及び32となり
、距111iY(I。
図に示すような内部表現D(1)については、計数値X
(1,1>、X(1,2)、X (1,3)及びX (
1,4)は、ツレツレ16.32.32及び32となり
、距111iY(I。
1)〜Y(1,8)のうち、距離Y(1,1)が最小で
あって、その値はOである。したがって、エラーが発生
していないことが判明する。
あって、その値はOである。したがって、エラーが発生
していないことが判明する。
一方、例えば、第4図に示す内部表現D(1)の64ビ
ツトのうち12ビツトが反転するエラーが発生して、第
5図に示すような内部表現D(1)になったとする。こ
の場合には、計数値X (1,1)、X (1,2)、
X (1,3)及びX(1,4)は、それぞれ14.2
5.27及び3oとなり、距@Y (1,1) 〜Y
(1゜8)は、それぞれ82.114.5301197
0.754.210.306及び2450となる。この
うち最小値はY(1,1)であり、これはOに等しくな
いから、エラーが検出され、この内部表現D(1)は、
標準内部表現R(1)に訂正される。
ツトのうち12ビツトが反転するエラーが発生して、第
5図に示すような内部表現D(1)になったとする。こ
の場合には、計数値X (1,1)、X (1,2)、
X (1,3)及びX(1,4)は、それぞれ14.2
5.27及び3oとなり、距@Y (1,1) 〜Y
(1゜8)は、それぞれ82.114.5301197
0.754.210.306及び2450となる。この
うち最小値はY(1,1)であり、これはOに等しくな
いから、エラーが検出され、この内部表現D(1)は、
標準内部表現R(1)に訂正される。
次に、標準内部表現R(J)LJ=1〜B)の他の具体
例をもって、第1図に示したフローチャートのステップ
2〜4の部分の他の実施例を説明する。第6図は、B=
13の場合の標準内部表現の一例を示す。
例をもって、第1図に示したフローチャートのステップ
2〜4の部分の他の実施例を説明する。第6図は、B=
13の場合の標準内部表現の一例を示す。
各標準内部表現RLJ>(J=1〜13)は、8×8ビ
ツトすなわち64ビツトで構成され、マーク・ビットが
X印で表わされている。8個の箱の横の列で表されるも
のが、1バイトのデータを表わし、一つの標準内部表現
の長さが8バイトである点は前記と同様である。
ツトすなわち64ビツトで構成され、マーク・ビットが
X印で表わされている。8個の箱の横の列で表されるも
のが、1バイトのデータを表わし、一つの標準内部表現
の長さが8バイトである点は前記と同様である。
領域数Mは4であって、J=1〜13について、領域S
(J、1)は、第1及び第2バイトの16ビツトの部分
からなる。以下、領域S(J、2)、領域SLJ、3)
及び領域SLI。
(J、1)は、第1及び第2バイトの16ビツトの部分
からなる。以下、領域S(J、2)、領域SLJ、3)
及び領域SLI。
4)は、それぞれ第3及び第4バイト、第5及び第6バ
イト並びに第7及び第8バイトの部分からなる。
イト並びに第7及び第8バイトの部分からなる。
同図(a)〜(m)に示す標準内部表現R(1)〜R(
13)は、数値データのためのものであって、それぞれ
順次、数値O11,2,3,4,5,6,7,8及び9
並びに符号子、−及び小数点(、)を表わす。
13)は、数値データのためのものであって、それぞれ
順次、数値O11,2,3,4,5,6,7,8及び9
並びに符号子、−及び小数点(、)を表わす。
以上のように標準内部表現R(J)LI=1〜13)及
び領1ii!S LJ、 K) LJ=1〜13゜K
=1〜4)を決定すると、各標準値T(J。
び領1ii!S LJ、 K) LJ=1〜13゜K
=1〜4)を決定すると、各標準値T(J。
K)LI=1〜13.に=1〜4)は、第2表に示すよ
うに決定され、データは、第7図に示すフローチャート
にしたがって判定され、エラーが検出・訂正される。
うに決定され、データは、第7図に示すフローチャート
にしたがって判定され、エラーが検出・訂正される。
この場合には、いずれの標準内部表現のいずれの領域に
ついても、標準値T(J、K)LJ=1〜13.に=1
〜4)が、O又は16であり、他の値をとることがない
から、領域E(1゜K)内のマーク・ビットを計数し、
計数値X(I、K)を得たとき、この計数値が9以上で
ある場合と、8以下である場合とに分ける。
ついても、標準値T(J、K)LJ=1〜13.に=1
〜4)が、O又は16であり、他の値をとることがない
から、領域E(1゜K)内のマーク・ビットを計数し、
計数値X(I、K)を得たとき、この計数値が9以上で
ある場合と、8以下である場合とに分ける。
これによって、エラーが発生して計数値第 2 表
X(1,K)がOでも16でもないことが判明したとき
には、エラーが検出されその計数値に近い標準値を有す
る標準内部表現に訂正される。
には、エラーが検出されその計数値に近い標準値を有す
る標準内部表現に訂正される。
例えば、第8図に示すような内部表現D(I)について
は、計数値X(1,1)、X(1,2)、X(1,3)
及びX(I、4H,t、それぞれ16.16.0及び1
6となり、ステップ1.2.3.4.5.7及び8を経
てステップ9に至り、標準内部表現R(2)で表わされ
る数値データ「2」であると判定される。
は、計数値X(1,1)、X(1,2)、X(1,3)
及びX(I、4H,t、それぞれ16.16.0及び1
6となり、ステップ1.2.3.4.5.7及び8を経
てステップ9に至り、標準内部表現R(2)で表わされ
る数値データ「2」であると判定される。
一方、例えば、第8図に示す内部表現D(1)の64ビ
ツトのうち14ビツトが反転するエラーが発生して、第
9図に示すような内部表現D(1)になったとする。こ
の場合には、訓数値X(1,1)、X(1,2)、X(
1,3)及びX(I、4)は、それぞれ13.14.5
及び12となり、Oでも16でもないから、エラーが検
出され、この場合であっても、第8図の場合と同じステ
ップを経てステップ9に至り、標準内部表現R(2)で
表わされる数値データ「2」に訂正される。すなわち、
この場合には、計数値X(1,K)の大小関係をたかだ
か3回又は4回調べるだけで、エラーの検出・訂正を行
うことができる。
ツトのうち14ビツトが反転するエラーが発生して、第
9図に示すような内部表現D(1)になったとする。こ
の場合には、訓数値X(1,1)、X(1,2)、X(
1,3)及びX(I、4)は、それぞれ13.14.5
及び12となり、Oでも16でもないから、エラーが検
出され、この場合であっても、第8図の場合と同じステ
ップを経てステップ9に至り、標準内部表現R(2)で
表わされる数値データ「2」に訂正される。すなわち、
この場合には、計数値X(1,K)の大小関係をたかだ
か3回又は4回調べるだけで、エラーの検出・訂正を行
うことができる。
以上の内部表現を用いるとき、各内部表現が10進数の
1桁を表わし、例えば、数値データ+12は、第6図(
k) 、(b)及び(C)の各標準内部表現を順次結合
したもので表現され、合計192ビツトのデータとなる
。このような数値データは、演算規則を10進法の演算
と同様に決定することにより、その内部表現のまま演算
を実行することができる。すなわち、本発明の方法は、
主′記憶装置と補助記憶装置との間、あるいは他のデジ
タル計算機との間等のデータ転送時のエラーの検出・訂
正に適用できることはもちろん、CPUでの演算におけ
るエラーの検出・訂正にも適用することができる。つま
り、本発明の方法をファームウェア化してCPU中に組
込み、データ転送や演算のためにCPUがデータをフェ
ッチするごとに、エラーの検出・訂正を行なうことがで
きる。なお、数値データをモ分な冗長度をもって表現し
ているため、大容量のメモリと速度の早いCPUとを必
要とするが、メモリの低コスト化とCPUの高速化技術
の進歩とにより、対処することができる。
1桁を表わし、例えば、数値データ+12は、第6図(
k) 、(b)及び(C)の各標準内部表現を順次結合
したもので表現され、合計192ビツトのデータとなる
。このような数値データは、演算規則を10進法の演算
と同様に決定することにより、その内部表現のまま演算
を実行することができる。すなわち、本発明の方法は、
主′記憶装置と補助記憶装置との間、あるいは他のデジ
タル計算機との間等のデータ転送時のエラーの検出・訂
正に適用できることはもちろん、CPUでの演算におけ
るエラーの検出・訂正にも適用することができる。つま
り、本発明の方法をファームウェア化してCPU中に組
込み、データ転送や演算のためにCPUがデータをフェ
ッチするごとに、エラーの検出・訂正を行なうことがで
きる。なお、数値データをモ分な冗長度をもって表現し
ているため、大容量のメモリと速度の早いCPUとを必
要とするが、メモリの低コスト化とCPUの高速化技術
の進歩とにより、対処することができる。
なお、以Fに説明した標準内部表現は一例であって、こ
れに限られるものではない。
れに限られるものではない。
[発明の効果]
以上のように、本発明は、所定数の内部表現のみを構成
単位とするデータについて構成単位の所定の領域ごとに
マーク・ピットを計数し、このマーク・ビット数が予め
設定された標準値と一致しないときに、前記領域にエラ
ーが発生したことを検出し、前記マーク・ビット数に最
も近い標準値を有する標準内部表現をもって、エラーを
検出した前記データを訂正するようにしているため、デ
ータの複数ビットの内容が変るエラーが発生しても、こ
のエラーを容易に検出しかつ訂正することができるデジ
タル計算機のエラーの検出・訂正方法を提供することが
できる。
単位とするデータについて構成単位の所定の領域ごとに
マーク・ピットを計数し、このマーク・ビット数が予め
設定された標準値と一致しないときに、前記領域にエラ
ーが発生したことを検出し、前記マーク・ビット数に最
も近い標準値を有する標準内部表現をもって、エラーを
検出した前記データを訂正するようにしているため、デ
ータの複数ビットの内容が変るエラーが発生しても、こ
のエラーを容易に検出しかつ訂正することができるデジ
タル計算機のエラーの検出・訂正方法を提供することが
できる。
第1図は本発明の一実施例を示すフローチャート、第2
図は標準内部表現の一例を示す図、第3図は第1図のフ
ローチャートのステップ2〜4の部分の一実施例を示す
前図の標準内部表現に適用されるフローチャート、第4
図は前図のフローチャートが適用されるエラーのないデ
ータの構成単位の内部表現を示す図、第5図は第3図の
フローチャートが適用されるエラーが発生したデータの
構成単位の内部表現を示す図、第6図は標準内部表現の
他の例を示す図、第7図は第1図のフローチャートのス
テップ2〜4の部分の他の実施例を示す前図の標準内部
表現に適用されるフローチャート、第8図は前図のフロ
ーチャートが適用されるエラーのないデータの構成単位
の内部表現を示す図、第9図は第7図のフローチャート
が適用されるエラーが発生したデータの構成単位の内部
表現を示す図である。 符号の説明 U (I)・・・・・・・・・データの構成単位、D(
I)・・・・・・・・・データの構成単位の内部表現、 R(J)・・・・・・・・・標準内部表現、E(iK)
・・・データの構成単位の領域、SLJ、K)・・・標
準内部表現の領域、T(J、K)・・・マーク・ビット
の標準値、XLl、K)・・・データのマーク・ビット
の計数値、 Y(1,J)・・・データの構成単位の内部表現と標準
内部表現との距離、 ■・・・・・・・・・・・・・・・・・・データの構成
単位の番号、J・・・・・・・・・・・・・・・・・・
標準内部表現の番号、K・・・・・・・・・・・・・・
・・・・領域の番号。 特許出願人 富土産業株式会社 (Q) (b) (e)(↑) 第 2図 第3図 第4図 第5図 (a) (b) (f) (9) (k) (t) (c) (d) (e)第6
図
図は標準内部表現の一例を示す図、第3図は第1図のフ
ローチャートのステップ2〜4の部分の一実施例を示す
前図の標準内部表現に適用されるフローチャート、第4
図は前図のフローチャートが適用されるエラーのないデ
ータの構成単位の内部表現を示す図、第5図は第3図の
フローチャートが適用されるエラーが発生したデータの
構成単位の内部表現を示す図、第6図は標準内部表現の
他の例を示す図、第7図は第1図のフローチャートのス
テップ2〜4の部分の他の実施例を示す前図の標準内部
表現に適用されるフローチャート、第8図は前図のフロ
ーチャートが適用されるエラーのないデータの構成単位
の内部表現を示す図、第9図は第7図のフローチャート
が適用されるエラーが発生したデータの構成単位の内部
表現を示す図である。 符号の説明 U (I)・・・・・・・・・データの構成単位、D(
I)・・・・・・・・・データの構成単位の内部表現、 R(J)・・・・・・・・・標準内部表現、E(iK)
・・・データの構成単位の領域、SLJ、K)・・・標
準内部表現の領域、T(J、K)・・・マーク・ビット
の標準値、XLl、K)・・・データのマーク・ビット
の計数値、 Y(1,J)・・・データの構成単位の内部表現と標準
内部表現との距離、 ■・・・・・・・・・・・・・・・・・・データの構成
単位の番号、J・・・・・・・・・・・・・・・・・・
標準内部表現の番号、K・・・・・・・・・・・・・・
・・・・領域の番号。 特許出願人 富土産業株式会社 (Q) (b) (e)(↑) 第 2図 第3図 第4図 第5図 (a) (b) (f) (9) (k) (t) (c) (d) (e)第6
図
Claims (1)
- 1、所定数の内部表現のみを構成単位とするデータにつ
いて前記構成単位の所定の領域ごとにマーク・ビットを
計数し、前記マーク・ビット数が予め設定された標準値
と一致しないときに、前記領域にエラーが発生したこと
を検出し、前記マーク・ビット数に最も近い前記標準値
を有する標準内部表現をもって、エラーを検出した前記
データを訂正することを特徴とするデジタル計算機のエ
ラーの検出・訂正方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62001492A JPS63168734A (ja) | 1987-01-07 | 1987-01-07 | デジタル計算機のエラ−の検出・訂正方法 |
US07/131,063 US4888780A (en) | 1987-01-07 | 1987-12-10 | Method of detecting and correcting an error that has occurred in a digital computer |
EP87118755A EP0274102B1 (en) | 1987-01-07 | 1987-12-17 | Method of detecting and correcting an error in a digital computer |
DE3789376T DE3789376T2 (de) | 1987-01-07 | 1987-12-17 | Verfahren zur Fehlererkennung und -korrektur in einem digitalen Rechner. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62001492A JPS63168734A (ja) | 1987-01-07 | 1987-01-07 | デジタル計算機のエラ−の検出・訂正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63168734A true JPS63168734A (ja) | 1988-07-12 |
Family
ID=11502950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62001492A Pending JPS63168734A (ja) | 1987-01-07 | 1987-01-07 | デジタル計算機のエラ−の検出・訂正方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4888780A (ja) |
EP (1) | EP0274102B1 (ja) |
JP (1) | JPS63168734A (ja) |
DE (1) | DE3789376T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4908521A (en) * | 1987-01-06 | 1990-03-13 | Visa International Service Association | Transaction approval system |
JP2517107B2 (ja) * | 1989-03-29 | 1996-07-24 | 松下電器産業株式会社 | 光情報記録再生装置 |
US6158042A (en) * | 1997-12-30 | 2000-12-05 | Emc Corporation | Method of counting bits |
WO1999055037A1 (en) * | 1998-04-21 | 1999-10-28 | Intacta Labs Ltd. | Process for transmitting, receiving and/or storing information |
JP2003280694A (ja) * | 2002-03-26 | 2003-10-02 | Nec Corp | 階層ロスレス符号化復号方法、階層ロスレス符号化方法、階層ロスレス復号方法及びその装置並びにプログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5955548A (ja) * | 1982-09-25 | 1984-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 認識符号化・復号化処理方式 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2977047A (en) * | 1957-12-13 | 1961-03-28 | Honeywell Regulator Co | Error detecting and correcting apparatus |
US2975404A (en) * | 1958-02-26 | 1961-03-14 | Kups Edward Frank | Error-detecting circuit for pulse storage systems |
US3245033A (en) * | 1960-03-24 | 1966-04-05 | Itt | Code recognition system |
US3274379A (en) * | 1963-04-15 | 1966-09-20 | Beckman Instruments Inc | Digital data correlator |
US3350685A (en) * | 1965-08-13 | 1967-10-31 | Sperry Rand Corp | Hamming magnitude comparator using multi-input binary threshold logic elements |
US3652987A (en) * | 1970-06-29 | 1972-03-28 | Ibm | Synchronization verifying system |
US3886522A (en) * | 1974-02-28 | 1975-05-27 | Burroughs Corp | Vocabulary and error checking scheme for a character-serial digital data processor |
US4032885A (en) * | 1976-03-01 | 1977-06-28 | The United States Of America As Represented By The Secretary Of The Navy | Digital correlator |
FR2382809A1 (fr) * | 1977-03-04 | 1978-09-29 | Cit Alcatel | Dispositif de detection d'erreurs en ligne dans un systeme de transmission numerique |
JPS56110191A (en) * | 1980-02-05 | 1981-09-01 | Tokyo Keiki Co Ltd | Type character recognizing device |
-
1987
- 1987-01-07 JP JP62001492A patent/JPS63168734A/ja active Pending
- 1987-12-10 US US07/131,063 patent/US4888780A/en not_active Expired - Fee Related
- 1987-12-17 EP EP87118755A patent/EP0274102B1/en not_active Expired - Lifetime
- 1987-12-17 DE DE3789376T patent/DE3789376T2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5955548A (ja) * | 1982-09-25 | 1984-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 認識符号化・復号化処理方式 |
Also Published As
Publication number | Publication date |
---|---|
EP0274102B1 (en) | 1994-03-16 |
DE3789376T2 (de) | 1994-06-30 |
US4888780A (en) | 1989-12-19 |
EP0274102A2 (en) | 1988-07-13 |
DE3789376D1 (de) | 1994-04-21 |
EP0274102A3 (en) | 1990-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2216690A (en) | Error detecting/correction | |
CN105823504A (zh) | 一种编码器的越零点处理方法 | |
JPS63168734A (ja) | デジタル計算機のエラ−の検出・訂正方法 | |
JP2001229120A (ja) | チェーン式dmaの処理誤り検出方法及びdmaコントローラ | |
WO1994015406A1 (en) | Method of and circuit for correcting errors | |
JPS6069752A (ja) | エラ−処理方式 | |
CN1091535A (zh) | 用于纠错码数据传输的方法和设备 | |
US3416132A (en) | Group parity handling | |
CN114218937B (zh) | 数据纠错方法、装置及电子设备 | |
JPS61277230A (ja) | 誤り検出訂正符号発生方式 | |
JPS6379141A (ja) | デジタル計算機のエラ−の検出・訂正方法 | |
JP2000101447A (ja) | 誤り訂正装置および誤り訂正方法 | |
JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
JP3880144B2 (ja) | 誤り訂正方法 | |
JP3595271B2 (ja) | 誤り訂正復号方法および装置 | |
JPH02207355A (ja) | メモリ読出し方式 | |
JP2752220B2 (ja) | 文字列処理装置 | |
JPS627238A (ja) | デ−タ伝送制御装置 | |
JPH09116442A (ja) | 積符号の誤り訂正復号装置及び積符号の誤り訂正復号方法 | |
JPH01297721A (ja) | 実数データの変換装置 | |
JPS60142734A (ja) | 文字列比較装置 | |
JPH0250500B2 (ja) | ||
JPS5813929B2 (ja) | 演算装置 | |
JPH02237239A (ja) | ビット・エラー・レイト計算機 | |
JPS5994143A (ja) | 除算回路 |