JPS63168032A - 集積回路分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は・一般的に半導体構造とその！Ｊ造方法にＩＩ
Ｉｖるものであり、更にＳＴ細には、熱板上に形成され
た半導体物質内の横方向分離を実現する構造と方法に関
するものである。

［従来の技術］ ￥導体産業は回路集積の高レベル化の要求に絶えず応え
つづけている。この目的のための１つの方策は既存のＩ
！ｊ１路を縮小化してより小さい回路を実現し、１つの
チップ上へより多くの回路を収容できるようにすること
である。

実装密度を増大させるための集積回路の縮小化は、トラ
ンジスタ構造の横方向寸法を減らすことによって行われ
る。一般的に各種のフォトリングラフィマスクのナイス
を縮小し、その結果の回路もまた寸法縮小される。Ｐチ
ャネル（ＰＭＯ８）絶縁ゲート電界効果トランジスタと
Ｎチャネル（ＮＭＯ８）　トランジスタの縮小化は、ト
ランジスタの構造が半導体母材の面内に横方向に配買さ
れているので、木質的な特性劣化を伴わずに行うことが
できる。バイポーラ　トランジスタでｂ実装密度を増大
させるために縮小化することができるが、この種の装置
は横方向に動作する装置でなく、むしろ半導体母材の表
面に垂直方向での、半導体層のたて方向の特定の間隔に
依存するために、装置の横方向寸法を縮小覆ることは容
易でない。

集積回路の縮小化での主要な関心事は、回路間に保たれ
ているべき電気的な分離である。言いかえると、特に必
要とされないかぎり、１つの回路の電気的動作は隣接の
回路のそれと独立していなければ４【らないということ
である。特にバイポーラ型の回路を分離するために用い
られてきたこれまでの方法の１つは、Ｐ型給板の上へ埋
込みＮ型層を形成しそれの上へＰ型エピタキシャル層を
堆積させるものである。エピタキシャル層中の下方に埋
込み層と接触してＮウェルが形成される。バイポーラ　
トランジスタのベース及び■ミッタ構造が］レクタと共
にＮウェル中に形成される。ＮつＴルをとり囲むエピタ
キシャル層はバイポーラトランジスタを隣接する回路か
ら分離するのに有効である。この分離方法は一般にコレ
クタ拡散分離法と呼ばれる。

別の回路分離法は接合を利用したもので、一般に標準的
埋込みコレクタ法と呼ばれる。標準的埋込みコレクタ法
は］レクタ拡散分離法と類似しているが、エピタキシャ
ル層中へ半導体ウェルを形成する替りに、埋込みコレク
タを被覆するＮ型エピタキシＡフル層の周囲へ環状のＰ
型分離リングを形成し、これによってエピタキシャル　
ウェルを隣接の回路から分１１１する。ベース、エミッ
タ、コレクタの゛市極半導体領域は分離されたエピタキ
シ１フル領域内へ形成される。

史に別の分離法では、埋込みコレクタをどっかこみ、そ
れから距離をおいて環状のＰ型子導体物？［リングを形
成りることを行う。これの上へエピタキシャル層がＭｔ
、　ｆｓ’ｉ　３れて、■ピタキシＡフル層中のＦ側の
分離リングを覆うように第２のＰ型環状リングが形成さ
れる。上と］・のＰ望分ｌ！１リングの熱拡散によって
それらのリングがつながり、それによってエピタキシャ
ル層域の部分をとり囲み、それを隣接回路から分離Ｊる
。

これら従来の接合分離法の欠点は、分離構造それ自身を
形成するためにかなりの広さのウェハ面積を必要とする
ということである。接合型分離を採用する場合に出会う
ウェハ面積の問題は、エピタキシャル層を比較的厚く必
要とするｎｍ１１′バイポーラトランジスタを作製する
場合に更に悪化する。この場合には、半導体母材の表面
から基板中へ延びる拡散分離領域が横方向へも拡散し、
その横方向拡散距離がかなり広いウェハ面積を占めてし
まう。更に、隣接回路間の「パンチ　スルー」あるいは
絶縁破壊を回避するために、隣接する回路の分離拡散の
間に成る程度のｔ６の「予備の」横方向領域を確保して
おくことが必要である。分離拡散と予備の空間とに必要
とされる領域は、回路の全面積の半分以、Ｌにも達する
ことがありうる。

半導体回路を作製する場合に従来採用されている別の分
離法では、分離すべき回路間に酸化物分離を形成するこ
とを行っている。酸化物分離を用いる１つの方法は、回
路領域をマスクし、エピタキシャル層を通して下層基板
中へ選択的酸化を行うものである。これによって隣接回
路は酸化シリコンによって電気的に分離される。この方
法は薄いエピタキシャル層中へ形成された回路の分離に
限定される。この方法を厚いエピタキシャル層と共に用
いると、半導体表面の形状は平坦なもので／、【りなる
。この方法で分離酸化物を形成する場合に、酸化物は横
方向へ広がり、能動回路領域上へ侵食する。

別の酸化物分離法では、半々体材料中へ貸方性エツチン
グによって深いトレンチを形成し、−Ｌ方のトレンチの
隅では高４Ｆｉｔ化による結晶欠陥の発生を抑制するた
めにエツチングに勾配を持たけることが行われる。次に
この１−レンチ側壁」−へ薄い酸化シリコン層が形成さ
れる。更に、この１−レンチ側壁上へ窒化シリコン層が
Ｍ１枯され、このトレンチを多結晶シリコンで充たり”
。以降の一？スキング、バターニング、加、Ｌ工程に適
した表面形状を１１するためにウェハ表面の平１１ｊ化
が必要である。この方法はＨ［Ｅ　Ｊｏｕｒｎａｌｌの
１９８１第８２巻頁６２−６５に発表された論文「高速
バイポーラ超ＬＳＩ用の分離法（ｌ５ｏｌａｔｉｏｎ　
ｔｅｃｈｎｉｑｕｅ　ｆｏｒｈｉｇｈ　５ｐｅｅｄ　ｂ
ｉｐｏｌａｒ　ＶＬＳＩ’ｓ）　Ｊに述べられている。

深いトレンチを形成することにイ」随ｌる１なガ点は、
以降の酸化工程等、以降のウェハのア二一リングまたは
熱処理によって生ずるトレンチに近い領域でのシリコン
半導体への損傷導入である。

トレンチの隅が、トレンチからかなりの距離まで延びる
欠陥と転位の発生メカニズムであることが知られている
。これらの欠陥を含むシリコン材料中につくり込まれた
半導体回路は一般的にリーク電流の大ぎいＰ　Ｍ　）８
合を示し、これのために回路の特ヤ１は大幅に劣化Ｊる
。

一般的な酸化分離の更に別の欠点は、もはや表面から下
層基板へ電気的に能動的な媒体が存在しないということ
である。この欠点は、基板の裏側へ基板電極を設けるこ
とによってしばしば克服される。ウェハの裏面処理のた
めには、ヘッダのチップへの合金マウントを含んで、特
殊な実装技術を必要とする。

以上の理由で、浅いあるいは深い半導体回路の隣接する
ものを分離する方法と構造であって、横方向のウェハ領
域をわずかしか要しない方法と構造が望まれることは明
らかである。これと同時に、下層基板への表面電極を供
給し、かつ隣接回路間に電気的じゃへいを与えるような
分離法が必要とされる。なお、本発明に関連する出願と
しては［電気的能動トレンチを用いた、バイポーラ及び
ＣＭ　ＯＳの組み合わＵ技術Ｊ　　（ＭｅｒｇｅｄＢｉ
ｐｏｌａｒ　／ＣＨＯ３Ｔｅｃｈｎｏｌｏｏｙ　ｕｓｉ
ｎａ　Ｆ、１ｃｃｔｒｉｃａｌｌｙ八ｃｔｉｖｃ　Ｆｒ
ｅｎｃｈ　）と頭重るルイス　Ｎ、バッター（Ｌｏｕｉ
ｓ　Ｈ，ｆｌｕｔｔｅｒ　）の発明になる、この出願と
同「」の出題ｌがある。

［発明の要約コ 本発明に従えば、水分離法と構造によって従来技術にイ
・」随する欠点、短所を克服らしくは減することができ
る。本発明の分１！ｌ払に従えば、能動的半導体材料を
通して、基板中まで適切な深さのトレンチが形成され、
酸化されてそのトレンチの側壁上へ薄い絶縁物質層が形
成される。側壁及びトレンチの底を含むつｌハの表面上
へ窒化物層のよう４【酸化障壁が形成される。

次に、このウェハは反応性イオン　エツチング（Ｒ［Ｅ
）９！ｌ理され、その中でトレンチの底の窒化物と酸化
シリコンと共に上表面の窒化物と酸化シリコンが除去さ
れる。結果のウェハは窒化シリコンの表面層を含んでお
り、それはトレンチ側壁上の窒化物とつながっている。

しかし、トレンチの底では基板の表面が露出している。

トレンチの最上部隅に形成された窒化物マスクは、以降
で必要なウェハの酸化処理の間に生成される結晶転位と
欠陥を抑！、１１するための酸化障壁マスクとして働く
。

次に多量にドープされた多結晶シリコン（ポリシリコン
）の正角的（Ｃｏｎｆｏｒｎ＋ａｌ　）　ＦＷが１クエ
ハの表面ヒヘ、トレンチの埋めるに−１分な厚さに堆積
される。導電性ポリシリコンはトレンチの底で下層基板
と電気的に接触することが必要である。ポリシリコンの
正角的層は、多重酸化１程を含む以降の回路作製に適し
た表面とするために、平坦化される。

この方法によって提供される技術的な利点は、トレンチ
の上部隅を覆う窒化物層が、シリコン結晶格子中に転位
中心をもたらすシリコンの双方向的成長を回避するよう
に作用するということである。１導電性ポリシリコン　
トレンチ物質が基板と７ｔｆ気的に接触するようになっ
ているために典型的な例として基板のアースは、トレン
チの各側面上に形成された回路を分ｌＩ！ｔ−Ｊる静電
的じゃへいを供給する。

本発明の別の実施例では、上表面電極はトレンチの導電
性ポリシリコンを通して行うことができ、それによって
最上表面での基板電極が得られる。

わずか２−３ミクロン幅の非常に狭い分離トレンチに対
しては、それに対して最上面電極の位置をそろえること
は困難である。本発明の別の形態にＪ３いては、分離ト
レンチはウェハの市内にトレンチに隣接した半導体領域
を含ｌνでおり、その領域はエピタキシャル領域の伝導
型と逆の伝導型の材料でできている。この表面に設けら
れた（　５ｕｒｆａｃｅ−ｏｒｉｅｎｔｅｄ　）領域は
、狭いトレンチの導電性ポリシリコンと接触をとるよう
に導体を形成できる付加的な領域を提供する。最上導体
をアースすること等によって幕板に電位を与えた場合に
は、表面に設置ノられた半導体領域と下層のエビタ４シ
Ｖル領域とが逆バイアスされた接合を形成し、それによ
って最−Ｆ部の基板導体をエピタキシャル領域から分離
する。

これ以外の特長及び利点については、以下の図面を参照
した本発明の好適実施例についてのより訂細な説明から
より明らかに理解されると思われる。図面には同じ競素
に対しては同じ参照番号を与えである。

［実施例１ 以下の説明は、６秤の半導体層を通して下層の基板へ達
するように形成された分離トレンチとそれの作製法につ
いて述べている。ここで半導体層及び不純物の型はイ（
意でよいのであって、本発明の原即と概念を）ホペるた
めだ（」に特定されていることを理解されたい。

第１図を参照すると、Ｐ型半導体基板１０を下地として
形成される集積回路の例が示されている。

基板１０上に、従来のイオン注入及び／または堆積プロ
セス等によって多量にドープされた埋込み層１２が形成
される。エピタキシャル層の厚さはその中へ伯り込まれ
る装置のをに依存するが、典型的には８ミクロンである
。埋込み層１２は、バイポーラ　トランジスタ回路の埋
込みコレクタとしで用いるのに適するようにＮ型不純物
を多重にドープされている。これの替りに、押込み層１
２μ、Ｎ型物質の逆型にドープされた表面層を形成する
Ｊ、うにＰ型塁根中へＮを不純物を拡散さけて形成する
ことらできる。

半導体物質の付加的層１４がエピタキシャル工程によっ
て、埋込み層１２上へ堆積される。このエピタキシャル
層１４は、ＮＰＮバイポーラ　１−ランジスタまたはＰ
チャネルＭＯ８ＦＥＴトランジスタを形成するのに用い
るのに適したＮｔ伝導型を右するように示されている。

エピタキシャル層１４は、低電圧バイポーラ　トランジ
スタ及びＨ（ｌ　Ｓ　ｌ’　ｒ　Ｔトランジスタ用には
２〜３ミクロンの厚さに、また高電圧バイポーラ　トラ
ンジスタ用にはよりＶい深さに堆積することができる。

第２図は、薄い二酸化シリコン層１６、窒化シリコン層
１８、より厚い二酸化シリコン層２０をエピタキシャル
層１４の表面上へ形成した後のウェハの構造を示してい
る。エピタキシャル層１４の上表面をａＸｊの存在下で
酸化することによって厚さ約１０００オングストローム
の二酸化シリコンＦＪ１６が形成される。窒化シリコン
Ｉｔ！１１８は、二酸化シリコン１６の表面上へ低１気
相堆積法（Ｌ　Ｐ　Ｇ　Ｖ　Ｄ　）によって堆積するこ
とができる。

二酸化シリコン層１６はエピタキシャル層１４の表面上
へ、窒化層１８の前に、それがエピタキシャル物質１４
と接するのを阻止するために形成される。窒化シリコン
層１８は酸化障壁を形成し、それは以降の酸化処理工程
の間に、エピタキシャル層１４の上表面が二酸化シリコ
ンに変質してしまうことをＩｔ　ＪＬする。

以降のトレンチを形成するためのエツチング時に使用す
るために窒化シリコン層１８上へ厚い二酸化シリコン層
２０が堆積される。この二酸化シリコン２０は厚さ１４
．０００〜１５．０００オンクスト１コームに、従来の
テトラエトキシシラン（ＴＥ０１）の分解によって形成
できる。次にフォトレジストマス９層２２が、Ｈｔｖ４
された二酸化シリコン２０の表面上へ塗布もしくは堆積
される。

このフォトレジスト　マスク層は、トレンチの場所を定
めるための開口２４を形成するようにバターニングされ
る。第２図の断面図には１個の間口を示すのみであるが
、実際には回路を形成すべき下層エピタキシャル領域に
対応してそれをどっかこむトレンチ孔を定めるようにフ
ォトレジストマスク２２はバターニングされる。

ウェハは、トレンチ側壁２４によって定められた、窒化
シリコン層１８の部分と二酸化シリコン層１６と２０の
部分とを除去するために反応性イオンエツヂング等のド
ライエツヂングが施こされる。次にフォトレジスト　マ
スク層２２が除去される。

第３図に関して、垂直側壁２８．３０及び底３２を有Ｊ
るトレンチ２６がｒ：層の半導体層中に形成されるまで
反応性イオンエツヂング処理がつづりられる。反応性イ
オンエツチング処理を用いることによってほぼ垂直なト
レンチ側壁２８．３０が形成される。マスク層２２によ
って定義された開口に依存して、トレンチ幅は２−３ミ
クロンと小さく作ることもできる。その程度の寸法の分
離を形成することににって、分１ｌｆｔ目的のためにウ
ェハの横方向領域の使用を最小限に留めることができる
ことが理解でさ゛るであろう。史に、エピタキシセル物
質１４によってトレンチ上部隅を直角に形成することに
よって、必要な分離トレンチ領域面積を、従来技術にお
いて用いられた勾配をもつトレンチ隅の場合よりら、減
することができる。

このようにして、ウェハ面積の大部分を回路の装置の作
製のために使用することができ、ウェハの回路自体のた
めに利用することについてｒｉＡ３ｇ化を図ることがで
きる。

第３図について更に述べると、トレンチ２６は、エピタ
キシヤル層１４および多ｌにドープした埋込み層１２を
通して基板１ｏに達するまで形成される。事実、基板物
質の部分がトレンチ２６の底表面３２を定義する。エピ
タキシャル層１４と埋込み層１２をトレンチ２６から分
離することによって、複数１１１．１の半導体領域を形
成でき、その各々を用いてそれらの中へ独立的に作ｆＪ
Ｊ−１−る回路を作製することができる。しかし注意す
べきことは、３ｉｔ根１０はリベでの分離された半導体
層に共通のままになっているということである。一般に
ウェルとかタンクとか呼ばれる独立した半導体領域は参
照番号３４．３６で示されている。

第４図に示されたように、つ１ハは再び酸化雰囲気に送
られ、そこにおいてトレンチ２６の各側＆ＶＩ２８．３
０上へ薄い二酸化シリコンｈ’ｉ３８．４０が形成され
る。側壁二酸化シリコン３８．４０は表面′Ｆ＃１６の
厚ざと同じ厚さに形成され、これら２つの層はトレンチ
上部の直角な隅４２．４４において互に混り合いつなが
るようになる。もともとの上表面の窒化シリコン層１８
は酸化障壁として機能し、それによってエピタキシャル
領域３４．３６の上表面とへそれ以上二酸化シリコンの
成長が起こらないようにしている。

トレンチ２６の酸化された底３２七と共に、トレンチ側
壁酸化物３８．４０を含むウェハの表面上へ窒化シリコ
ンの付加的層４６が堆積される。

窒化物層４６はらとの窒化物層１８とつながって、複数
個の一様な層を形成する。

次に第５図を参照すると、付加的な反応性イオン　エツ
チングを施こした後のウェハを断面で示している。反応
性イオン　エツチング法は本質的にｗ方向性質を有して
おり、従って、甲一方向的に物質除去を行う場合に有効
である。ここでは、物質は下方向へ選択的に除去され、
それによって・ウェハの１表面上及び１〜レンチの底３
２上に形成された窒化シリコン４６の横方向に露出され
た層が除去されてゆく。反応性イオン　エツチング処理
はトレンチの底３２上の酸化物も除去されるまで続けら
れ、基板１０の表面は露出される。これ以上の堆積二酸
化シリコン層２０の部分はドライエツチングによって除
去される。しかし、堆積二酸化シリコン２０の除去は重
要でない。それの唯一の目的は下層の窒化物Ｐｙ４１８
を各種のエツチング工程から保護することである。

第６図に示されたように、次にウェハの表面上へ、ＬＰ
ＧＶＤ処理によってＰ１同時ドープのポリシリコンの正
角的層が堆積される。このポリシリコンは１−レンチ２
６の側壁をどっかこみ、それを完全に充填づるのに十分
な厚さに堆積される。

ドープされたポリシリコンが１−レンチ２６の底で、半
導体基板物質１０と物理的および電気的に、混り合い、
つながることが重要である。この結果、トレンチ２６を
充たす導電性ポリシリコン５３はＭｔ板１０と電気的に
接触することになる。ポリシリ−１ン堆槓物５２の正角
性のために、トレンチ２６上にカスプ（先端）５４が形
成される。

多品に同時Ｐ＋ドープされた材料として堆積することに
にってポリシリコン再充填物５３を堆積するか、または
Ｐ型不純物を拡散または注入してｖＡ層することでトレ
ンチ２６を充填することができる。他のトレンヂ丙充填
法を用いでもよい。その中にはトレン７−２６を真性の
ポリシリコンで充填し、それを通してドーパントの拡散
を下の基板１０まで行う方法がある。

主として半導体層ｔｌｌｌ１３４．３６を覆うポリシリ
コン物質５２を除去する目的には、ウェハの表面上へフ
ォトレジスト物質５６を塗布する。フォトレジスト物質
５６は一般に非正角的であり、従って平１１ｊ　／家上
表面を残す。フォトレジストのエッチ速庶とポリシリコ
ン物質５２のそれが同じになるようなドライエツチング
法が開発された。こうすれば、このウェハにドライエツ
チング平１０化プロレスを施こすと、ウェハの表面（よ
徐々に、均一に除去されて、カスプ５４が除去される。

平坦化エツチングは、堆積二酸化シリコン層２０上の領
域においてポリシリコン層５２が除去されるまでつづけ
られる。エツチング　システムの分子中に大樋の二酸化
シリコン２０が検出されれば、すべてのポリシリコン５
２が除去されてしまったことになる。従ってエツチング
　プロセスを停止し、その時点において残存覆るポリシ
リコンはトレンチ２６中に存在するもののみである。残
存する二酸化シリコン２０は伯の従来のエツチング法に
よって除去することができる。

第７図に示されたように、ウェハは酸化雰囲気にさらさ
れて、そこでトレンチ　ポリシリコン５３の最に部上へ
薄い二酸化物キャップ５ｏが形成される。ウェハの残り
の表面領域はしどの窒化物層１８でよ夕おわれており、
それ以上の二酸化シリ二１ンの成長はどこにも生じない
。キャップの二酸化物５８は二酸化物ＦＶ１１６の厚さ
とほぼ間じ月さに成長される。ウェハの表面上へ窒化シ
リコンのイ・１加的な層６０が形成され、もとの窒化物
層１８とつながる。

この段階でつＪ、ハは、エピタキシャルダ１域３４゜３
６中へ回路を作製するための以降のブＩコセスを適用で
きるようになっている。重要なことは既に述べたように
、高温酸化工程を含む以降のウェハ処理を行う場合に、
土部の直角なトレンプ隅４２゜４４にお【′Ｊるシリコ
ン結晶転位を心配Ｕずにすむということである。本発明
の別の技術的１４＆に従えば、基板１０がアース６１等
の回路電位につｔ≧がれた場合に、１−レンチの導電性
ポリシリコン５３もまたアース電位となって、エピタキ
シャル領域３４と３６の間に静電的じゃへいを供給する
ということである。このことは、寄生ＦＥＴトランジス
タによる領Ｉ！ｉ３４と３６等の間の電位的結合を減少
させる点で重要である。そこにおいては非導雷性再充填
物が奇生トランジスタのゲート絶縁物として機能してい
る。このことは、縦型バイポーラ　トランジスタを形成
しているような半導体領域が、トレンチの一方の鋼上の
ＦＥＴトランジスタ構造として機能しつるような場合に
発生する。

この場合、トレンチの他の側の半導体領域へ与えられた
ポテンシャルは、（のにうな他の鋼上に離れて存在する
バイポーラ　トランジスタの領域間にＦＥＴ導通チャネ
ルを形成することができる。

本発明の別の重要な特徴に従えば、トレンチ充填物の導
電性物質５３を採用することによって、最上面の基板電
極を作ることができる。最上面の電極は付加的なマスク
工程を必要とせず、集積回路の残りの部分を作製するの
に用いられるのと同じ工程によって形成できる。例えば
、半導体タンクまたはウェルが集積回路中の他の場所に
形成された時には、〕〕第１−レジストマスク層６２は
、トレンチ再充填物５３への電極を定義する領域１―の
ウェハ上へ堆積させることができる。レジスト物質６２
は第８図に示されたようにバターニングされる。バター
ニングされたフォトレジスト６２は各々のエビタ■シャ
ル領１３４．３６内で、最上面せ板電極用の拡張した横
方向電極領域を供給するために、５層の半導体領域をお
おうようにバターニングされる。マスク６２によって露
出されるもとの二酸化シリコン層１６の部分はエツチン
グ法稈によって除去される。マスクされていない窒化シ
リコン６０の除去の後にフォトレジスト６２が除去され
る。一般にトレンチ領域を覆っている窒化物パッド６０
は酸化マスクを供給し、バターニングされた窒化物で覆
われたｆｒｉ域中には酸化シリコンは成長しない。

ウェハは次に酸化雰囲気にさらされ、窒化物酸化障壁６
０によって覆われていない領域中へ厚いフィールド酸化
物６４．６６が成長づる。この工程は第９図に示されて
いる。フィールド酸化物６４．６６は酸化物層１６とつ
ながる。

次にウェハは適切なプロセスによってエッヂされ、窒化
物酸化マスク６０と、トレンチ再充填物５３を覆ってい
る薄い酸化シリコン５８とが除去される。この結果、ト
レンチ再充填物が、トレンチに隣接するエピタキシャル
領域３４．３６の表面領域と共に露出される。

第１０図において、付加的フォトレジスト６７がウェハ
上へスピン塗布され、パターニングされて図示のように
トレンチ領域を間［１される。各々のエピタキシャル領
ｔＪ１３４．３６の面内ヘイオン注入７２によって多聞
にドープされたＰ型半導体領ｔ１１６８．７０が形成さ
れる。ｉ・レンチ再充填物５３は、既にＰ型不純物を大
部にドープされているので、イオン注入によって彰看を
受けない。注入（〕型ｆｆ１ｂ１６発、７０を形成゛す
るためにホウ素や他の類似へ不純物が用いられる。フォ
トレジストマスク６７はＰ型不純物のウェハの他の！ｉ
域への注入を阻止するための障壁として機能する。フォ
トレジスト６７は注入の後除去され、次にウェハをアニ
ーリングすることによってイオンの活性化が行われる１
、イオン注入は横方向導電領域６８゜７０の形成に望ま
しい方法であるが、これの替りに拡散法を用いてらよい
。

１べての回路が形成された後に、最上側の基板は、ウェ
ハ回路の従来の金属配線と共に金属配線される。金属配
線のパターニング工程において、トレンブー再充填物５
３と半導体領域６８．７０の十の領域に間口が形成され
る。

第１１図に示されたように、ウェハ表面−ヒヘ導電竹物
質または金属の層が形成され、マスクされ、パターニン
グされ（図示されていない）、導電性トレンチ再充填物
５３４Ｆへ電極金属が形成される。

１〜レンチ自体が非常に狭い場合には、付加的な横方向
導電性領域６８．７０を用いることで、電極金属７４の
位置合せあやまりをある程度まで許容でき、その場合で
も狭いトレンチ再充填物５３との接触を確保できる。電
極金属７４は次にトレンチの導電性ポリシリコン再充填
物５３を通して、導、を板１０ヘアースされ７６、アー
ス電位を基板へ供給する。横方向領域６８．７０がＰ型
Ｓ電性のものであれば、それらの領域と、対応するエピ
タキシャル領域３４．３６との間に逆バイアス接合が形
成され、それによって、電極金属７８を能動的半導体領
域３４．３６から電気的に分離して保持することができ
る。

第１１図の最上面基板電極はウェハ処理プロセス中の最
後の工程で、集積回路の他の回路と同じプロセス　マス
クを用い同じ金属配線工程を用いて形成するのが望まし
い。金属配線工程はシリコン酸化工程よりもかなり低い
温度で行われるので、結晶欠陥が生成する危険は減じて
いる。

Ｅ本発明の技術的特長１ 上述の説明から、半導体回路中へ万頭トレンチを作成す
るための方法と構造について述べた。トレンチ領域の１
つの技術的特長は、高温酸化処理によってもたらされる
結晶欠陥と転位から隣接する半導体領域を保護する酸化
Ｐｉｉ壁である。本発明の別の技術的特長は、基板と電
気的に接触するトレンチの導電性勇充１を物である。１
！電性トレンヂ再充填物は隣接する半導体領域間の静電
的じゃへいとして機能し、それによってそれらの間の°
市気的−Ｅ渉と奇生トランジスタ作用を軽減する。トレ
ンチの導電性再充填物に付随する本発明の別の技術的特
長は、ウェハ基板への最上面接続をｈ１容する構造であ
る。ウェハの最上表面上に形成されてトレンチの導電性
再充填物と接触しており、下層の基板と間接的に接触す
る電極金属は、ウェハの最上部において、基板への電位
の供給を許容覆る。

ここに）ホベｌζ工程は、単に本発明の原理と概念の応
用を示ずためだ【ノのものであり、数多くの他の工程や
物質を用いることが可能であること（よ、当業者とって
は本発明の範囲内で可能であることは理解されるべきで
ある。

以十の説明に関して更に以下の項を開示する。

（１）　　半導体物質中の回路を絶縁する方法であって
、 半導体物質中ヘトレンチを形成覆ること、上記トレンブ
ーの外側隅の周辺へ酸化障壁を形成リーることであって
、上記障壁が横方向に外方向へ延び、上記トレンチ中へ
縦方向に延びて、上記外側限を、下層半導体物質の熱酸
化によって膨張することから保護するようになった、酸
化障壁形成工程、 上記トレンチを物質で充填すること、 を含む、方法。

（２）　　第１項の方法であって、更に、上記トレンチ
のＦ記外側限を窒化物層で被覆することによって上記酸
化障壁を形成することを含む７Ｊ法。

（３）　　第２項の方法であって、更に、上記窒化物層
と上記半導体物質との間にｉｔ９い二酸化シリコン層を
形成りることを含む方法。

（４）　　第１項の方法であって、更に、上記トレンチ
を多結晶シリコンで充填することを含む方法。

（５）　　第４項の方法であって、更に、上記多結晶シ
リコンを高い伝導度のもので形成することを含む方法。

（６）　　第２項の方法であって、更に、上記トレンチ
の底を上記半導体物質と接触させて形成することを含む
方法。

（７）　　第６項の方法であって、更に、上記トレンブ
を、上記トレンチの底を形成１６半導体物質と１シ触す
る導電性物質で充填することを含む方法。

（８）　　第７項の方法であって、更に上記トレンチの
最上部に４３いて、Ｌ記′Ｉ３電性物質への電極を形成
することを含む方法。

（９）　　第８項の方法であって、史に、Ｆ記事導体物
質を第１の伝導型の不純物を用いて形成し、上記１ヘレ
ンヂの最上部に隣接する第２の伝導型の第２の半導体領
域を形成し、上記第２の半々体領域トに電極を形成する
ことを含む方法。

（１０）第１項の方法に従って作製された半導体構造。

（１１）下地となるも（板を有する集積回路中にｈ）土
表面電極を有するトレンチ分離を作製する方法であって
、 基板上へ半導体物質の層を形成覆ること、外部隅を有す
るトレンチを、上記半導体物質を通して基板まで形成す
ること、 上記トレンチの側壁上へ電気的絶縁を形成し、上記トレ
ンチの底には上記電気的絶縁をつけないで保つこと、 上記トレンチを導電性物質で充填し、上記導電性物質が
上記トレンチの底で上記基板と電気的に接触するように
Ｊること１ 、上記トレンチの再上部において、上記層の外部で上記
導電性物質への電極を形成することを含む方法。

（１２）第１１１１１の方法であって、−［記絶縁が上
記トレンチの側壁面を酸化することによって形成される
ような方法。

（１３）第１２項の方法であって、更に、すくなくとも
上記トレンチの外側隅上にＪ３いて酸化されたトレンチ
側壁上へ酸化Ｖ５壁を形成することを含む方法。

（１４）第１１項の方法であって、更に、」−記トレン
チを同時ドープされた多結晶シリコンで充填することを
含む方法。

（１！ｉ）　　第１１項の方法であって、更に、上記ト
レンチが充填されるまで、連続的に多結晶シリコン層と
ドーパントの堆積を行うことを含む方法。

（１６）第１　Ｉ　Ｑ”ｉの方法であって、更に、上記
トレンチを多結晶シリコンで充填し、その中を通して基
板まで不純物を拡散させることを含む方法。

（１７）第１１項の方法であって、更に、−Ｆ記トレン
チを、基板の伝導型と１ＩｉｌＵ型の不純物をドープし
た多結晶シリコンで充填することを含む１ノ法。

（１８）第１１項の方法であって、更に、上記１−レン
チの最上部に隣接した横方向半導体領域を形成し、上記
横方向半導体領域が半導体物質の伝導型と逆の伝１を望
のものとすることを含む方法。

（１９）第１８項の方法であって、更に、上記横方向半
導体領域をすくなくとも部分的に覆うような電極を形成
することを含む方法。

（２０）第１１項の方法に従って作製した半導体構造。

（２１）絶縁された領域を有する半導体構造であって、 第１の伝導型の半導体基板、 第２の伝導型の物質を含み、上記基板上に形成された半
導体物″ｒ１Ｆ４であって、更に、それを貫通して上記
基板へ延びるトレンチであって、上記トレンチの各々の
対向する側にＬ記事導体物質の２つの半導体ｆｆ１ｌｎ
ｌをトレンチを含む、半導体物ｒｉ層１、ト記トレンチ
を充填し、上記トレンチの底で上記基板と電気的に接触
する５ｓ電性半導体物質、十記トレンチを充填１６半導
体物質と上記半導体物質層との間に形成され、上記半導
体物質層の外側表面トにすくなくとも部分的に横方向に
延びる酸化障壁、 を含む半導体構造。

（２２）第２１項の半導体構造であって、更に、上記酸
化障壁とＦ記半導体物質層との間に薄い絶縁層を含む半
導体構造。

（２３）第２１項の半導体構造であって、更に、上記ト
レンチ充填物の最上端と電気的に接触して形成された最
Ｐ面電極を含む半導体構造。

（２４）第２３項の半導体構造であって、更に、上記半
導体物質層の表面内に上記トレンチ充填物に隣接して形
成された４′導体領域であって、それによって上記最上
表面電極がそれと電気的に接触するＪ、うに形成される
′−１（導体領域を含む半導体構造。

（２！ｉ）　　第２３」口の半導体構造であって、上記
最上面電極が回路の７−スへつながれている■（導体構
造。

（２６）　　第２４項の半導体構造であって、上記トレ
ンチ充填物と上記半導体領域とが１記第１の伝導Ｊｖ１
のものとして形成されているような、半導体構造、。

しアブストラクト］ 集積回路内で隣接する回路間を分離するためのトレンチ
構造と作製法について述べられている。

トレンチ２６は、高温酸化によって生ずる結晶欠陥や転
位から下層の半導体領域３４．３６を保護するために窒
化シリコンでできた酸化障壁１８で被覆されている。ト
レンチ２６は基板１０で構成される底５０を含む。トレ
ンチ２６はλを根１ｏと電気的に接触している導電性物
質で充填される。

最上表面電極７４がトレンチ上にそれと接触して形成さ
れ、それによって下層の基板１０とも接触している。非
常に狭いトレンチに対しては、トレンチの再上部に隣接
して半導体領域６８．７０が形成され、それによって電
極配線７４のための付加的な電極面を供給している。

【図面の簡単な説明】

第１図から第７図は、本発明の分離トレンチを作製りる
■稈を示す断面図である。 第８図から第１１図は、トレンチを通して基板に達する
ように形成された最上表面電極を有する、１０・・・基
板 １２・・・埋込み層 １４・・・エピタキシャル層 １６・・・二酸化シリコン層 １８・・・窒化シリコン層 ２０・・・二酸化シリコン層 ２２・・・フォトレジスト　マスク層 ２４・・・開口部 ２６・・・トレンチ ２８．３０・・・トレンチ側壁 ３２・・・トレンチ底 ３４．３６・・・半導体ウェル領域 ３８．４０・・・二酸化シリコン層 ４２．４４・・・トレンチ外側限 ４６・・・窒化シリコン層 ５３・・・導電性ポリシリコン ５４・・・カスブ ５６・・・フォトレジスト ５８・・・キャップ ６０・・・窒化シリコン層 ６１・・・アース ６２・・・フォトレジスト　マスク層 ６４．８６・・・フィールド酸化物 ６７・・・フォトレジスト ６８．７０・・・半導体領域 ７２・・・イオン注入 ７４・・・電極配線 ７６・・・アース ７８・・・電極配線

Claims (1)

【特許請求の範囲】
1. （１）半導体物質内で回路を分離する方法であつて、半
   導体物質内へトレンチを形成すること、 上記トレンチの外側隅のまわりに酸化障壁を形成するこ
   とであつて、上記障壁が横方向に外方向へ延び、上記ト
   レンチ中へ縦方向に延びて、上記外側隅を、下層の半導
   体物質の熱酸化による膨張から保護しているような障壁
   形成工程、 上記トレンチを物質で充填すること、 を含む方法。