[go: up one dir, main page]

JPS63167519A - オフセツトキヤンセル回路 - Google Patents

オフセツトキヤンセル回路

Info

Publication number
JPS63167519A
JPS63167519A JP31013986A JP31013986A JPS63167519A JP S63167519 A JPS63167519 A JP S63167519A JP 31013986 A JP31013986 A JP 31013986A JP 31013986 A JP31013986 A JP 31013986A JP S63167519 A JPS63167519 A JP S63167519A
Authority
JP
Japan
Prior art keywords
comparator
input side
demodulated signal
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31013986A
Other languages
English (en)
Inventor
Gozo Kage
鹿毛 豪藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31013986A priority Critical patent/JPS63167519A/ja
Publication of JPS63167519A publication Critical patent/JPS63167519A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル信号を受信する無線受信装置におい
て、送信局の中心周波数のずれ等によって生じたオフセ
ント電圧をキャンセルして信号検出するオフセットキャ
ンセル回路に関し、特に、送信開始時に1010・・・
・のビット同期用周期パターンを含み短時間に最適な受
信が可能な状態にする必要がある場合や、同一の情報を
送信する送信局が複数存在する複局送信方式における受
信などに使用されるオフセットキャンセル回路に関する
ものである。
〔従来の技術〕
デジタル信号を受信する無線受信装置のオフセットキャ
ンセル回路の従来例を第6図に示す。第7図Ta)〜(
C)は第6図の回路の動作を説明するための波形図であ
る。
第6図において、入力の端子Tには受信機の復調信号a
が入力される。比較器1は、復調信号aを正極の入力側
、基準電圧■。を負極の入力側へ入力して比較している
。基準電圧V、は、復調信号aの電圧および比較器1の
出力電圧をインバータ2によって反転したものを基に、
コンデンサ3へ充放電することによって得られる。すな
わち、コンデンサ3の電圧は、復調信号aにより抵抗4
およびダイオード5.6を通して流れる電流と、インバ
ータ2の出力信号により抵抗7を通して流れる電流との
合成によって得られる。
第7図(a)の実線Slで示す復調信号aの振幅はダイ
オード5,6の導通電圧vl、とほぼ同程度となるよう
に設定されている。ダイオード5,6は次の効果がある
送信局の中心周波数と受信装置の局部発振周波数がずれ
ている場合、受信開始時に周波数のずれに応じた直流変
動を端子Tで生じる。この直流変動に対して、ダイオー
ド5.6のいずれがか導通ずることによって、コンデン
サ3は急速に充電され、短時間で最適受信可能状態に達
する。
また、インバータ2および抵抗7による負帰還は次の効
果がある。
例えば、第7図(a)の期間TO後の期間T1で示すよ
うに復調信号aがハイレベルで一定して続いたときに、
点線S2で示す基準電圧vcも抵抗4を通じてハイレベ
ルに近づこうとする。このまま基準電圧V、が復調信号
aの電圧と一致してしまうと、比較器1は正常な比較が
できなくなる。そこで、比較器1の出力側からインバー
タ2および抵抗7によって負帰還を行なうことによって
、復調信号aのレベルが一定状態であっても基準電圧v
cが復調信号aと同じ電圧に漸近しないように保護して
いる。
第7図において、第7図(a)は上述したように復調信
号aの電圧と基準電圧V、との関係を表わし、第7図山
)は比較器1の出力信号b1第7図(C)はインバータ
2の出力信号τを表わす。
第7図(a)において、時刻t0より端子Tに入力され
る復調信号aが立ち上がったとすると、このとき、復調
信号aの電圧と基準電圧vcとの間にオフセット電圧v
3が生じる。これにより、ダイオードが導通するため、
コンデンサ3の基準電圧V、も急速に立ち上がる。第7
図においては、基準電圧vcは、復調信号aのピーク値
よりダイオードの導通電圧VDだけ下がった所で安定す
る。
〔発明が解決しようとする問題点〕
第6図に示す従来のオフセットキャンセル回路において
は、変調感度および復調感度のばらつきと環境条件によ
る変化とが問題となっていた。すなわち、復調信号aの
振幅がダイオード5,6の導通電圧■。と異なると、そ
の分だけ誤り率の増加の原因になる。例えば、復調信号
aの振幅が導通電圧VDより大きいときには、復調信号
aの正のピーク値あるいは負のピーク値に対してダイオ
ードを通して電流が流れ、基準電圧VCはその度に変化
して正常な識別ができない。逆に、復調信号aの振幅が
導通電圧Vゎより小さいときには、比較器人力において
直流成分にオフセットが生じたときでも、いずれのダイ
オードも導通しないことがあり、基準電圧V、がいつま
でも最適値に達しないという問題がある。
上記のことは、さらに、複局送信方式における受信にお
いても問題になる。すなわち、複局送信方式において、
複数の送信局の電波が届くエリアで移動する受信機は、
瞬時的には異なる局の電波を最も強く受けて、各送信局
のオフセットした周波数に応じて復調出力に直流変動を
伴う。このとき、各送信局の送信周波数ばかりでなく変
調感度もばらついている場合、ある送信局に対しては長
時間を経ても最適な受信ができず、誤り特性が劣化した
ままであるという問題がある。
〔問題点を解決するための手段〕
このような問題点を解決するために本発明は、受信した
復調信号から平均電圧を発生する平均電圧発生手段と、
この平均電圧発生手段の発生電圧を基準として復調信号
を識別する識別手段とを備え、平均電圧発生手段は、第
1の抵抗と第1のコンデンサとから成る低域通過フィル
タと、第1の抵抗に並列に接続された第1の直列回路お
よび第2の直列回路とから成り、第1の直列回路は直列
に接続された第1のダイオードと第2の抵抗とから成り
、第2の直列回路は直列に接続された第2のダイオード
と第3の抵抗とから成り、第1のダイオードと第2のダ
イオードとは互いにアノードとカソードが逆方向になる
ようにしたものである。
〔作用〕
本発明に係わるオフセットキャンセル回路においては、
復調信号の振幅が異なる場合でも基準電圧が振られるこ
とはない。
〔実施例〕
本発明に係わるオフセットキャンセル回路の一実施例を
第1図に示す。同図において、受信機の復調信号aは端
子Tに入力され、識別手段としての比較器1で識別され
、信号処理用のCPUl0へ出力される。
本回路においては、識別手段は比較器、1のみから成る
。比較器lで比較のために使われる基準電圧vcは容量
C1のコンデンサ3に蓄えられる。
本回路の場合、コンデンサ3への充放電は、抵抗値R1
の抵抗4aと、ダイオード5と抵抗値R2の抵抗8とか
ら成る第1の直列回路と、ダイオード6と抵抗値R3の
抵抗9とから成る第2の直列回路とを通して行なわれる
。なお、第1.第2の直列回路と抵抗5とコンデンサ3
とは平均電圧発生手段を構成する。
本回路において、節点Nの基準電圧VCは次のように応
答する。基準電圧Vcは、定常状態では復調信号aの平
均電圧になる。また復調信号aに直流変動が生じたとき
にはダイオード5または6のいずれかが導通し、短い時
定数(例えばダイオード5が導通したときの時定数は、
はぼR2C1で、この値は約10秒である)で急速に変
化に追従して、短時間で最適の基準電圧に達する。
第1図の回路の場合、従来例のように抵抗8゜9が無く
ダイオード5,6のみが抵抗4と並列に接続されている
場合と比べると、復調信号aの直流変動に対する基準電
圧vcの過渡応答はやや遅くなる。このことは非常に重
要な意味を持つ。
復調信号aの振幅がダイオードの導通電圧Vゎより高い
とき、復調信号aの正のピーク値または負のピーク値に
対してダイオード5または6は導通する。このとき、抵
抗が無い従来例の回路の場合、波形のピーク値に対して
直ちにダイオードを通してコンデンサ3に電流が充電さ
れるため、その度に基準電圧vcは振られることになる
すなわち、端子Tのレベルが直流的には安定していても
、復調信号aの正のピーク値が来たら基準電圧VCは高
めになり、負のピーク値が来たら基準電圧V、は低めに
なる。従って、復調信号aの振幅にばらつきがあってダ
イオードの導通電圧V、より高ければ、基準電圧V、が
最適値に安定できないために正常な受信は行なわれない
これに対し、抵抗8.9がある第1図の回路の場合には
、復調信号aの振幅が高くても、従来例のような現象は
実用上問題のない範囲に軽減される。すなわち、復調信
号aの波形の正または負のピーク値に対してダイオード
5または6が導通している時間は約0.1〜0.3秒で
あり、この場合、抵抗8または9とコンデンサ3とによ
る時定数の方が約10秒とはるかに長いため、端子Tの
直流成分が安定している限り、基準電圧vcが振られる
ことはない。
従って、第1図の回路で基準電圧V、を得る場合は、復
調信号aの振幅が高くても、安定して最適値を得ること
ができる。また、このことは次の効果もある。
すなわち、復調信号aの振幅が高くても正常に動作する
ため、復調信号aの振幅値を定常状態でダイオードの導
通電圧と比べてやや高めになるように設定することが可
能である。このようにすれば、直流変動が生じたとき、
ダイオード5または6のいずれかが必ず導通ずるから、
従来例のようにいずれのダイオードも導通せずに最適状
態へ達する時間が遅(なるという問題は生じない。
第1図の回路では識別手段は比較器1のみであったが、
この他の識別手段として、第2図〜第5図に示す回路を
使用することもできる。以下、これらの回路を使用した
場合の動作について説明する。
第2図においては、識別手段は、比較器1と、インバー
タ2および抵抗値R4の抵抗7aから成る負帰還手段と
から成る。比較器1の正極の入力側には復調信号aが入
力され、負極の入力側には第1図で示した節点Nが接続
される、この節点Nに対して、比較器1の出力側から、
信号反転のインバータ2と抵抗7aを介して負帰還が行
なわれる。
第2図のインバータ2および抵抗7aによる負帰還ルー
プは第6図のインバータ2および抵抗7による負帰還と
同じ効果があって、復調信号aの電圧が一定状態で続い
ても、基準電圧V、が復調信号aの電圧に漸近してしま
わないように保護している。
第3図においては、識別手段は、比較器1と、フリップ
フロップ11と抵抗値R5の抵抗7bとから成る負帰還
手段とから構成されている。第2図の場合と同様に、比
較器1の正極の入力側には復調信号aが入力され、負極
の入力側には第1図の節点Nが接続されている。第3図
に示す回路の場合、比較器1の出力信号は、時間的にビ
ットの中央で再生クロックCにより抽出される。この抽
出はフリップフロップ11で行なわれ、その反転出力(
Q)から抵抗7bを通って節点Nへ帰還する。第3図の
場合も、第2図の場合と同様に、基準電圧V、が復調信
号aの電圧に漸近してしまわないように保護される。
第2図に示す回路と第3図に示す回路の違いは、第2図
では比較器1の出力信号を反転して帰還させているにす
ぎないが、第3図では時間的にビットの中央で抽出した
ものを反転して帰還させている。すなわち、第3図では
、比較器lの出力信号のS/Nが良い所を抽出して帰還
させているため、安定した再生クロックが得られるなら
ば、第3図の方が雑音の影響を受けることなく、より高
性能となる。
第4図においては、識別手段は、比較器1と抵抗値R6
の帰還抵抗7cとにより構成されている。
比較器lの負極の入力側には復調信号aが入力され、比
較器1の正極の入力側には第1図に示した節点Nが接続
され、この節点Nに対して、比較器1の出力側から抵抗
7cを介して負帰還が行なわれる。第4図の場合、基準
電圧vcの応答は、第2図の場合と全く同じであり、復
調信号aが一定であっても、その電圧に漸近してしまう
ことはない。
第4図と第2図の違いはインバータ2が必要が否かであ
り、特性的のものではない。
第5図においては、識別手段は、比較器1と、フリップ
フロップ11と抵抗7dから成る負帰還手段とから構成
されている。第4図の場合と同様に、比較器lの負極の
入力側には復調信号aが入力され、比較器1の正極の入
力側には第1図に示した節点Nが接続されいる。第5図
の回路の場合、第3図の回路の場合と同様に、比較器1
の出方信号は、ピントの中央で再生クロックCにより抽
出される。この抽出は、フリップフロップ11で行なわ
れ、その非反転出力(Q)から抵抗7dを通って節点N
へ帰還する。第5図の回路の場合も、基準電圧vcに関
して第3図と全く回し応答になる。
なお、上記実施例においては、基準電圧は、復調信号a
のみ又は復調信号aと比較器1の出力信号す又はτとを
もとにして与えられるので、特別な電源を必要としない
〔発明の効果〕
以上説明したように本発明は、受信した復調信号から平
均電圧を発生する平均電圧発生手段と、この平均電圧発
生手段の発生電圧を基準として復調信号を識別する識別
手段とを設けたことにより、変調感度および復調感度の
ばらつき又は環境条件の変化等で受信した復調信号の振
幅が異なる場合にも基準電圧が振られることがなく、ま
た復調信号の振幅値を従来より高く設定することができ
るので、短時間で最適な受信が可能になる効果がある。
【図面の簡単な説明】
第1図は本発明に係わるオフセットキャンセル回路の一
実施例を示す回路図、第2図〜第5図はオフセットキャ
ンセル回路を構成する識別手段の実施例を示す回路図、
第6図は従来のオフセットキャンセル回路を示す回路図
、第7図はその動作を説明するための波形図である。 1・・・比較器、2・・・インバータ、3・・・コンデ
ンサ、4〜6.7a 〜7d−・・抵抗、8.9−・・
ダイオード、10・・・CPU、11・・・フリップフ
ロップ、T・・・端子、N・・・節点。

Claims (7)

    【特許請求の範囲】
  1. (1)受信した復調信号から平均電圧を発生する平均電
    圧発生手段と、この平均電圧発生手段の発生電圧を基準
    として前記復調信号を識別する識別手段とを備え、前記
    平均電圧発生手段は、第1の抵抗と第1のコンデンサと
    から成る低域通過フィルタと、前記第1の抵抗に並列に
    接続された第1の直列回路および第2の直列回路とから
    成り、前記第1の直列回路は直列に接続された第1のダ
    イオードと第2の抵抗とから成り、前記第2の直列回路
    は直列に接続された第2のダイオードと第3の抵抗とか
    ら成り、前記第1のダイオードと第2のダイオードとは
    互いにアノードとカソードが逆方向になっていることを
    特徴とするオフセットキャンセル回路。
  2. (2)識別手段は比較器であり、受信した復調信号を平
    均電圧発生手段の発生電圧を基準として比較することに
    より識別出力を得ることを特徴とする特許請求の範囲第
    1項記載のオフセットキャンセル回路。
  3. (3)識別手段は比較器と負帰還手段から成り、受信し
    た復調信号と平均電圧発生手段の発生電圧とを前記比較
    器の入力側へ入力し、前記比較器の入力側のうち前記平
    均電圧発生手段の発生電圧を入力した側へ前記比較器の
    出力側から負帰還手段により負帰還を行なうことを特徴
    とする特許請求の範囲第1項記載のオフセットキャンセ
    ル回路。
  4. (4)比較器は、正極の入力側へ受信した復調信号を入
    力し、負極の入力側へ平均電圧発生手段の発生電圧を入
    力し、負帰還手段は、インバータと、このインバータの
    出力側と前記負極の入力側とへ接続された第4の抵抗と
    から成ることを特徴とする特許請求の範囲第3項記載の
    オフセットキャンセル回路。
  5. (5)比較器は、正極の入力側へ受信した復調信号を入
    力し、負極の入力側へ平均電圧発生手段の発生電圧を入
    力し、負帰還手段は、前記比較器の出力信号を再生クロ
    ックで抽出するフリップフロップ回路と、このフリップ
    フロップ回路の反転出力側と前記負極の入力側とに接続
    された第5の抵抗とから成ることを特徴とする特許請求
    の範囲第3項記載のオフセットキャンセル回路。
  6. (6)比較器は、負極の入力側へ受信した復調信号を入
    力し、正極の入力側へ平均電圧発生手段の発生電圧を入
    力し、負帰還手段は、前記比較器の出力側と前記正極の
    入力側とに接続された第6の抵抗であることを特徴とす
    る特許請求の範囲第3項記載のオフセットキャンセル回
    路。
  7. (7)比較器は、負極の入力側へ受信した復調信号を入
    力し、正極の入力側へ平均電圧発生手段の発生電圧を入
    力し、負帰還手段は、前記比較器の出力信号を再生クロ
    ックで抽出するフリップフロップ回路と、このフリップ
    フロップ回路の非反転出力側と前記比較器の正極の入力
    側とに接続された第7の抵抗とから成ることを特徴とす
    る特許請求の範囲第3項記載のオフセットキャンセル回
    路。
JP31013986A 1986-12-29 1986-12-29 オフセツトキヤンセル回路 Pending JPS63167519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31013986A JPS63167519A (ja) 1986-12-29 1986-12-29 オフセツトキヤンセル回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31013986A JPS63167519A (ja) 1986-12-29 1986-12-29 オフセツトキヤンセル回路

Publications (1)

Publication Number Publication Date
JPS63167519A true JPS63167519A (ja) 1988-07-11

Family

ID=18001633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31013986A Pending JPS63167519A (ja) 1986-12-29 1986-12-29 オフセツトキヤンセル回路

Country Status (1)

Country Link
JP (1) JPS63167519A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121551A (ja) * 1988-10-31 1990-05-09 Fujitsu General Ltd ディジタル無線受信機
EP0422732A2 (de) * 1989-10-10 1991-04-17 Philips Patentverwaltung GmbH Adaptive Vorrichtung zur Identifikation eines periodischen Signals
JPH0447708A (ja) * 1990-06-14 1992-02-17 Nec Corp デューティ補正回路
EP0829961A2 (de) * 1996-09-12 1998-03-18 Siemens Aktiengesellschaft Schaltung zur Ermittlung und Bewertung eines Datensignals
JP2008066807A (ja) * 2006-09-05 2008-03-21 Fec Inc 信号処理回路
JP2009010833A (ja) * 2007-06-29 2009-01-15 Toshiba Corp コンパレータ回路
JP2009253306A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 充放電回路および2値化回路
US8044686B2 (en) 2007-06-29 2011-10-25 Kabushiki Kaisha Toshiba Comparator circuit for generating binarized data
EP2491655A4 (en) * 2009-10-22 2015-06-03 Lojack Corp RAPID ADJUSTING BINARY CUTTING COMPARATOR CIRCUIT

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121551A (ja) * 1988-10-31 1990-05-09 Fujitsu General Ltd ディジタル無線受信機
EP0422732A2 (de) * 1989-10-10 1991-04-17 Philips Patentverwaltung GmbH Adaptive Vorrichtung zur Identifikation eines periodischen Signals
EP0422732B1 (de) * 1989-10-10 1996-08-21 Philips Patentverwaltung GmbH Adaptive Vorrichtung zur Identifikation eines periodischen Signals
JPH0447708A (ja) * 1990-06-14 1992-02-17 Nec Corp デューティ補正回路
EP0829961A2 (de) * 1996-09-12 1998-03-18 Siemens Aktiengesellschaft Schaltung zur Ermittlung und Bewertung eines Datensignals
EP0829961A3 (de) * 1996-09-12 1998-12-30 Siemens Aktiengesellschaft Schaltung zur Ermittlung und Bewertung eines Datensignals
JP2008066807A (ja) * 2006-09-05 2008-03-21 Fec Inc 信号処理回路
JP2009010833A (ja) * 2007-06-29 2009-01-15 Toshiba Corp コンパレータ回路
US8044686B2 (en) 2007-06-29 2011-10-25 Kabushiki Kaisha Toshiba Comparator circuit for generating binarized data
JP2009253306A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 充放電回路および2値化回路
EP2491655A4 (en) * 2009-10-22 2015-06-03 Lojack Corp RAPID ADJUSTING BINARY CUTTING COMPARATOR CIRCUIT

Similar Documents

Publication Publication Date Title
US5557648A (en) Phase lock loop circuit using a sample and hold switch circuit
US10277387B2 (en) Signal recovery circuit, electronic device, and signal recovery method
GB2095064A (en) Level-crossing point detection circuit
JPS63167519A (ja) オフセツトキヤンセル回路
JPH07212412A (ja) 直流再生回路
CN117579173B (zh) 信号丢失检测电路及芯片
JP2597342B2 (ja) コンパレータ回路
JP4263023B2 (ja) 2線式データ通信方法、システム、コントロール装置およびデータ記憶装置
JPS63114410A (ja) データ整形回路
JP2008306717A (ja) 受信機、振幅変調信号の受信方法、および振幅変調信号のピーク振幅検出方法
JPS6253967B2 (ja)
US6864756B2 (en) Automatic gain control circuit for controlling start-up time of oscillator and method thereof
JPH0588023B2 (ja)
JP3152270B2 (ja) ホールド付きデータ・スライサ
US4584533A (en) Non-coherent BPSK demodulator
EP1233568A1 (en) Phase comparator circuit
JPH0650878B2 (ja) オフセツトキヤンセル回路
JP2754540B2 (ja) パルスカウント型検波装置
JP3131643B2 (ja) デジタル光信号受信回路
CN210109333U (zh) Gps接收机
JP3522673B2 (ja) クロック再生回路
EP1430314A1 (en) A minimum detector
EP0040275B1 (en) Comparison circuit adaptable for utilization in a television receiver or the like
CN117639817A (zh) 唤醒接收器
JPH0637822A (ja) 復調回路