JPS6316623A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6316623A JPS6316623A JP16125986A JP16125986A JPS6316623A JP S6316623 A JPS6316623 A JP S6316623A JP 16125986 A JP16125986 A JP 16125986A JP 16125986 A JP16125986 A JP 16125986A JP S6316623 A JPS6316623 A JP S6316623A
- Authority
- JP
- Japan
- Prior art keywords
- film
- intermediate layer
- forming
- thickness
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
シリコン（Ｓｉ）等の半導体基板上に形成した〜の配線
膜を所定パターンにドライエツチングする方法であって
、〜の配線膜のような半導体素子形成用被膜を形成した
基板上にノボラック系等の有機樹脂膜、シロキ酸樹脂の
ようなＳＯＧ膜よりなる中間層、感光性ホトレジスト膜
を三層構造に積層形成後、感光性ホトレジスト膜を所定
のパターンに形成する。次いで該パターン形成された感
光性ホトレジスト膜、およびその下の中間層のＳＯＧ膜
を所定パターンにエツチングする。
膜を所定パターンにドライエツチングする方法であって
、〜の配線膜のような半導体素子形成用被膜を形成した
基板上にノボラック系等の有機樹脂膜、シロキ酸樹脂の
ようなＳＯＧ膜よりなる中間層、感光性ホトレジスト膜
を三層構造に積層形成後、感光性ホトレジスト膜を所定
のパターンに形成する。次いで該パターン形成された感
光性ホトレジスト膜、およびその下の中間層のＳＯＧ膜
を所定パターンにエツチングする。
次いでパターン形成された感光性ホトレジスト膜、中間
層のＳＯＧ膜をマスクとして、更にその下の有機樹脂膜
を順次エツチングした後、〜の配線膜を所定パターンに
形成するエツチング方法に於いて、前記中間層の厚さを
２０００〜５０００人と分厚（形成して該中間層上に感
光性ホトレジスト膜のパターンを転写するとともに、Ａ
Ｑのような配線膜をエツチングするエツチング剤に対し
てマスクとしての効果を持たせるようにする。
層のＳＯＧ膜をマスクとして、更にその下の有機樹脂膜
を順次エツチングした後、〜の配線膜を所定パターンに
形成するエツチング方法に於いて、前記中間層の厚さを
２０００〜５０００人と分厚（形成して該中間層上に感
光性ホトレジスト膜のパターンを転写するとともに、Ａ
Ｑのような配線膜をエツチングするエツチング剤に対し
てマスクとしての効果を持たせるようにする。
本発明は半導体装置の製造方法、特に三層構造のレジス
ト験を用いたドライエツチング方法に関する。
ト験を用いたドライエツチング方法に関する。
半導体装置の製造に於いては、シリコン（Ｓｔ ）等の
半導体基板上にダイオード、トランジスタ等の半導体素
子を形成後、その上に５ｔｏ２ｉ＊等の絶′縁膜を形成
する。
半導体基板上にダイオード、トランジスタ等の半導体素
子を形成後、その上に５ｔｏ２ｉ＊等の絶′縁膜を形成
する。
次いでこの上に素子間を接続する〜の配線膜を形成した
後、この配線膜をドライエツチング法等を用いて所定の
パターンに形成している。
後、この配線膜をドライエツチング法等を用いて所定の
パターンに形成している。
ところで従来の方法として、師の配線膜を形成した基板
の表面は平坦でないため、第３図に示すように、一旦鳩
の配線膜１を形成した基板２上に粘性の大きいノボラッ
ク系のポジ型のホトレジスト膜よりなる有機樹脂１ｍ！
３を塗布して配線膜の段差部分を埋めるようにする。
の表面は平坦でないため、第３図に示すように、一旦鳩
の配線膜１を形成した基板２上に粘性の大きいノボラッ
ク系のポジ型のホトレジスト膜よりなる有機樹脂１ｍ！
３を塗布して配線膜の段差部分を埋めるようにする。
次いでその上に有機シリコンｍＤＭの一種のシロキ酸樹
脂よりなるスピン−オン−グラス（ＳＯＧ）膜よりなる
中間層４を塗布形成する。
脂よりなるスピン−オン−グラス（ＳＯＧ）膜よりなる
中間層４を塗布形成する。
更にその上に感光性のホトレジスト膜５を塗布する。
その後、感光讐ホトレジスト膜５を露光後、現像して所
定のパターンに形成する。
定のパターンに形成する。
次いでこの現像されたホトレジスト膜パターンをマスク
として、その下の中間層４を三弗化メタン（ＣＨＦ３
’）ガス、或いは四弗化炭素（ＣＦ ４ ）ガス等のフ
レオン系の反応ガスを用いて所定パターンにエツチング
形成する。
として、その下の中間層４を三弗化メタン（ＣＨＦ３
’）ガス、或いは四弗化炭素（ＣＦ ４ ）ガス等のフ
レオン系の反応ガスを用いて所定パターンにエツチング
形成する。
更にこのエツチング形成された感光性ホトレジスト膜５
および中間層４をマスクとしてその下の有機樹脂膜３を
、゛酸素（０２）ガスを反応ガスとして用いたりアクテ
ィブイオンエツチング法により所・定パターンにエツチ
ング形成する。
および中間層４をマスクとしてその下の有機樹脂膜３を
、゛酸素（０２）ガスを反応ガスとして用いたりアクテ
ィブイオンエツチング法により所・定パターンにエツチ
ング形成する。
更にこの所定のパターンに形成された有機樹脂膜３をマ
スクとして、その下の成の配線膜１を四塩化珪、ｍ（Ｓ
ｉα４）ガスのような反応ガスを用いて所定のパターン
に形成する。
スクとして、その下の成の配線膜１を四塩化珪、ｍ（Ｓ
ｉα４）ガスのような反応ガスを用いて所定のパターン
に形成する。
ここで、従来はシロキ酸樹脂よりなる中間層４の厚さを
２０００Å以下と薄く形成することで、その上の感光性
ホトレジスト膜５゛で得られたパターンをマスクとして
この中間層４をエツチングする際、このマスクとなる感
光性ホトレジスト膜５のパターンが正確に中間層に形成
されるようにしていた。
２０００Å以下と薄く形成することで、その上の感光性
ホトレジスト膜５゛で得られたパターンをマスクとして
この中間層４をエツチングする際、このマスクとなる感
光性ホトレジスト膜５のパターンが正確に中間層に形成
されるようにしていた。
然し、このような従来の方法では、中間層４の厚さが薄
く形成されている。
く形成されている。
ここで、第４図に示すように反応ガスが中間層４の側面
Ａよりその下部に回り込んで、中間層４の下の有機樹脂
膜３の側壁がエツチングされるようになる場合がある。
Ａよりその下部に回り込んで、中間層４の下の有機樹脂
膜３の側壁がエツチングされるようになる場合がある。
このような時、この次の工程で前記側壁がエツチングさ
れた有機樹脂膜３をマスクとして用いてその下の８Ｑの
配線ＩＪ １をエツチングした場合、前記した中間層４
ば、その厚さが薄いために、この〜の配線膜のエツチン
グ剤に対してマスク性を有していないため、〜の配線膜
１が、設計寸法どおり精度良くエツチングされない問題
点を生じる。
れた有機樹脂膜３をマスクとして用いてその下の８Ｑの
配線ＩＪ １をエツチングした場合、前記した中間層４
ば、その厚さが薄いために、この〜の配線膜のエツチン
グ剤に対してマスク性を有していないため、〜の配線膜
１が、設計寸法どおり精度良くエツチングされない問題
点を生じる。
本発明は上記した問題点を解決し、中間層４の厚さを２
０００〜５０００人の厚さで従来より厚く形成すること
で、３層レジスト膜の有機樹脂Ｍ！！３の側壁がエツチ
ングされた場合に於いても、〜の配線膜等の半導体装置
形成用の被膜が設計寸法どおりに高精度にエツチングで
きるような半導体装置の製造方法の提供を目的とする。
０００〜５０００人の厚さで従来より厚く形成すること
で、３層レジスト膜の有機樹脂Ｍ！！３の側壁がエツチ
ングされた場合に於いても、〜の配線膜等の半導体装置
形成用の被膜が設計寸法どおりに高精度にエツチングで
きるような半導体装置の製造方法の提供を目的とする。
本発明の半導体装置の製造方法は、エツチングすべき〜
配線膜のような半導体素子形成用被膜上に、有機樹脂膜
、中間層、感光性ホトレジスト膜を三層構造に形成し、
感光性ホトレジスト膜、および中間層を所定のパターン
に形成した後、該感光性ホトレジスト膜と中間層をマス
クとして、その下の有機樹脂膜、および半導体素子形成
用被膜をエツチングする場合に於いて、 前記中間層の厚さを２０００〜５０００人の厚さとする
。
配線膜のような半導体素子形成用被膜上に、有機樹脂膜
、中間層、感光性ホトレジスト膜を三層構造に形成し、
感光性ホトレジスト膜、および中間層を所定のパターン
に形成した後、該感光性ホトレジスト膜と中間層をマス
クとして、その下の有機樹脂膜、および半導体素子形成
用被膜をエツチングする場合に於いて、 前記中間層の厚さを２０００〜５０００人の厚さとする
。
本発明の半導体装置の製造方法は、〜配線膜のような半
導体素子形成用被膜の上に有機樹脂膜、中間層、感光性
ホトレジスト膜を三層構造に形成し、該感光性ホトレジ
スト膜および中間層をマスクとして、有機樹脂膜、半導
体素子形成用被膜をエツチングする際、前記中間層の厚
さを分厚く形成することで、該中間層にその上の感光性
ホトレジスト膜で形成されたパターンをエツチングによ
って精度良く転写する機能の他に、鰯の配線膜のエツチ
ングに於ける反応ガスに対するマスクとしての働きを持
たせるようにする。
導体素子形成用被膜の上に有機樹脂膜、中間層、感光性
ホトレジスト膜を三層構造に形成し、該感光性ホトレジ
スト膜および中間層をマスクとして、有機樹脂膜、半導
体素子形成用被膜をエツチングする際、前記中間層の厚
さを分厚く形成することで、該中間層にその上の感光性
ホトレジスト膜で形成されたパターンをエツチングによ
って精度良く転写する機能の他に、鰯の配線膜のエツチ
ングに於ける反応ガスに対するマスクとしての働きを持
たせるようにする。
そして仮に有機樹脂膜の側壁がエツチングされた場合に
於いても、設計寸法どおりに高精度に剖の配線膜のよう
な半導体装置形成用の被膜がエツチングされるようにす
る。
於いても、設計寸法どおりに高精度に剖の配線膜のよう
な半導体装置形成用の被膜がエツチングされるようにす
る。
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
する。
第１図に示すように、前記したＭ等の半導体装置形成用
の被膜１１を形成したＳｉ基板１２上に、ノボラック系
等のポジ型レジスト膜１３を、例えば１〜２μｍの厚さ
に塗布形成して被１＊１１によって段差が生じている基
板表面を平坦にする。
の被膜１１を形成したＳｉ基板１２上に、ノボラック系
等のポジ型レジスト膜１３を、例えば１〜２μｍの厚さ
に塗布形成して被１＊１１によって段差が生じている基
板表面を平坦にする。
次いでその上に例えば、ＳＯＧ膜としてのポリラダーオ
ルガノシロキサン樹脂膜よりなる中間層１４を２０００
〜５０００人の厚さに塗布形成した後、加熱して硬化さ
せる。
ルガノシロキサン樹脂膜よりなる中間層１４を２０００
〜５０００人の厚さに塗布形成した後、加熱して硬化さ
せる。
次いでこの上に感光性ホトレジスト膜１５を所定の厚さ
に塗布形成する。
に塗布形成する。
次いで感光性ホトレジスト膜１５をホトリソグラフィ法
で所定のパターンに形成した後、該ホトレジスト膜をマ
スクとして中間層を三弗化メタンガス、或いは四弗化炭
素ガス等の反応ガスを用いて、所定のパターンにエツチ
ングする。
で所定のパターンに形成した後、該ホトレジスト膜をマ
スクとして中間層を三弗化メタンガス、或いは四弗化炭
素ガス等の反応ガスを用いて、所定のパターンにエツチ
ングする。
更にパターン形成された中間層１４をマスクとして用い
てその下のノボラック系のポジ型レジスト膜よりなる有
機樹脂膜１３を酸素ガスプラズマによす所定のパターン
にエツチング形成する。
てその下のノボラック系のポジ型レジスト膜よりなる有
機樹脂膜１３を酸素ガスプラズマによす所定のパターン
にエツチング形成する。
このようにすれば、中間層１４がその上の感光性レジス
ト膜１５で形成されたパターンを忠実に有機樹脂膜１３
に工・ノチングによって転写するとともに、その下の〜
の配線膜の被膜１１をエツチングする際の四塩化珪素ガ
スのような塩素系の反応性ガスに対しても充分マスクと
しての耐性を併せ有するようになる。
ト膜１５で形成されたパターンを忠実に有機樹脂膜１３
に工・ノチングによって転写するとともに、その下の〜
の配線膜の被膜１１をエツチングする際の四塩化珪素ガ
スのような塩素系の反応性ガスに対しても充分マスクと
しての耐性を併せ有するようになる。
そのため、この中間層１４の下の有機樹脂膜１３の側壁
がエツチングされるような現象が生じた場合に於いても
、〜の配線膜の被膜１１が設計値どおりの高精度な寸法
でエツチング形成される。
がエツチングされるような現象が生じた場合に於いても
、〜の配線膜の被膜１１が設計値どおりの高精度な寸法
でエツチング形成される。
また中間層１４の反応ガスに対する耐ドライエツチング
性が大と成って反応ガスに侵されないため、ドライエツ
チングする際の装置に印加する高周波電力を大きく保つ
ことが出来るため、エツチング速度が増大して処理能力
が向上する。
性が大と成って反応ガスに侵されないため、ドライエツ
チングする際の装置に印加する高周波電力を大きく保つ
ことが出来るため、エツチング速度が増大して処理能力
が向上する。
また実験の結果、中間層１４の厚さを５０００人まで厚
くしても、その上の感光性レジスト膜１５で形成された
パターンを、エツチングによって中間層１４に忠実に転
写することができる。
くしても、その上の感光性レジスト膜１５で形成された
パターンを、エツチングによって中間層１４に忠実に転
写することができる。
以上述べたように本発明の方法によれば、師の配線膜の
ような半導体装置形成用の被膜が１Ｆｌｉ ！ｒｉ度に
、かつエンチング速度を速めた状態で工・ノチングでき
るので、高信頼度の半導体装置が高能率に形成できる効
果がある。
ような半導体装置形成用の被膜が１Ｆｌｉ ！ｒｉ度に
、かつエンチング速度を速めた状態で工・ノチングでき
るので、高信頼度の半導体装置が高能率に形成できる効
果がある。
第１図より第２図迄は本発明の半導体装置の製造方法の
一実施例を工程順に示す断面図、第３図は従来の方法を
説明するための断面図、第４図は従来の方法に於ける不
都合な状態を説明する断面図である。 図に於いて、 １１は被膜、１２は基板、１３は有機樹脂膜、１４は中
間層、１５は感光性レジスト膜を示す。 事発明褐方法にかすｊす閏層、βχ性し’Ｚｆ−ｆｆ妻
靜残゛Ｕ第１図 イト劣≦碗与乃銖１粛り１ｒす７酎内１．穐まイー士し
ジ゛７１臭、エッ１づンフ′、工半ｉ図第２図 電力＝１臣の力３」ｂ九本イー１シ１しｍ、１Ｆ、屓に
、ま７１計Ｌン’２）４絽１ブｐ＼゛ｍ第３ｗ１ 沫和伎法Ｉｚ７？斡不看ド可狡蒐−餞明ｍ第４図
一実施例を工程順に示す断面図、第３図は従来の方法を
説明するための断面図、第４図は従来の方法に於ける不
都合な状態を説明する断面図である。 図に於いて、 １１は被膜、１２は基板、１３は有機樹脂膜、１４は中
間層、１５は感光性レジスト膜を示す。 事発明褐方法にかすｊす閏層、βχ性し’Ｚｆ−ｆｆ妻
靜残゛Ｕ第１図 イト劣≦碗与乃銖１粛り１ｒす７酎内１．穐まイー士し
ジ゛７１臭、エッ１づンフ′、工半ｉ図第２図 電力＝１臣の力３」ｂ九本イー１シ１しｍ、１Ｆ、屓に
、ま７１計Ｌン’２）４絽１ブｐ＼゛ｍ第３ｗ１ 沫和伎法Ｉｚ７？斡不看ド可狡蒐−餞明ｍ第４図
Claims (1)
- 【特許請求の範囲】 半導体基板（１２）上に素子形成用の被膜（１１）を形
成後、該基板（１２）上に有機樹脂膜（１３）、中間層
（１４）感光性ホトレジスト膜（１５）を積層後、該感
光性ホトレジスト膜（１５）を所定パターンに形成し、
該パターン形成された感光性ホトレジスト膜（１５）を
マスクとして下部の中間層（１４）を所定パターンに形
成し、該パターン形成された感光性ホトレジスト膜（１
５）およびその下の中間層（１４）をマスクとして、有
機樹脂膜（１３）、被膜（１１）を順次エッチングする
方法に於いて、 前記中間層（１４）の厚さを２０００〜５０００Åの厚
さとすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16125986A JPS6316623A (ja) | 1986-07-08 | 1986-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16125986A JPS6316623A (ja) | 1986-07-08 | 1986-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6316623A true JPS6316623A (ja) | 1988-01-23 |
Family
ID=15731694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16125986A Pending JPS6316623A (ja) | 1986-07-08 | 1986-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316623A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6743885B2 (en) | 2001-07-31 | 2004-06-01 | Sumitomo Chemical Company, Limited | Resin composition for intermediate layer of three-layer resist |
| US20140220783A1 (en) * | 2011-10-12 | 2014-08-07 | Jsr Corporation | Pattern-forming method and resist underlayer film-forming composition |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110038A (ja) * | 1981-12-23 | 1983-06-30 | Nec Corp | パタ−ン形成方法 |
| JPS6043827A (ja) * | 1983-08-20 | 1985-03-08 | Mitsubishi Electric Corp | 微細パタ−ンの形成方法 |
| JPS6115333A (ja) * | 1984-06-30 | 1986-01-23 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
-
1986
- 1986-07-08 JP JP16125986A patent/JPS6316623A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110038A (ja) * | 1981-12-23 | 1983-06-30 | Nec Corp | パタ−ン形成方法 |
| JPS6043827A (ja) * | 1983-08-20 | 1985-03-08 | Mitsubishi Electric Corp | 微細パタ−ンの形成方法 |
| JPS6115333A (ja) * | 1984-06-30 | 1986-01-23 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6743885B2 (en) | 2001-07-31 | 2004-06-01 | Sumitomo Chemical Company, Limited | Resin composition for intermediate layer of three-layer resist |
| US20140220783A1 (en) * | 2011-10-12 | 2014-08-07 | Jsr Corporation | Pattern-forming method and resist underlayer film-forming composition |
| US9607849B2 (en) * | 2011-10-12 | 2017-03-28 | Jsr Corporation | Pattern-forming method and resist underlayer film-forming composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255022B1 (en) | Dry development process for a bi-layer resist system utilized to reduce microloading | |
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| JPS6366939A (ja) | 集積回路の製法 | |
| US5283208A (en) | Method of making a submicrometer local structure using an organic mandrel | |
| US6465157B1 (en) | Dual layer pattern formation method for dual damascene interconnect | |
| US5922516A (en) | Bi-layer silylation process | |
| US4973544A (en) | Method for reversing tone or polarity of pattern on integrated circuit substrate utilizing reverse casting by planarization | |
| JPS6316623A (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| JPH028852A (ja) | パターニング方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH02172215A (ja) | 半導体装置の製造方法 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPS63160224A (ja) | 半導体装置の製造方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS6322067B2 (ja) | ||
| JPH0123944B2 (ja) |