[go: up one dir, main page]

JPS63157520A - Signal switching circuit - Google Patents

Signal switching circuit

Info

Publication number
JPS63157520A
JPS63157520A JP30367486A JP30367486A JPS63157520A JP S63157520 A JPS63157520 A JP S63157520A JP 30367486 A JP30367486 A JP 30367486A JP 30367486 A JP30367486 A JP 30367486A JP S63157520 A JPS63157520 A JP S63157520A
Authority
JP
Japan
Prior art keywords
external connection
circuit
terminal
signal
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30367486A
Other languages
Japanese (ja)
Inventor
Osamu Shimano
嶋野 收
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30367486A priority Critical patent/JPS63157520A/en
Publication of JPS63157520A publication Critical patent/JPS63157520A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To miniaturize the titled circuit by applying different DC signals to bases of transistors in which each emitter is connected to a common external connecting terminal, and selecting the signal in accordance with the presence of a bias to be applied to the external connecting terminal from the outside. CONSTITUTION:To bases of transistors TR Q11, Q12 in which each emitter is connected to a common external connecting terminal 18, signals of different DC levels are supplied from input terminals 19, 20. The TRs Q11, Q12 are brought to a complementary connection and form an integrated circuit 17. A collector of the TR Q12 is connected to a DC power source Vcc, and a collector of the TR Q11 is grounded. Also, emitter common connecting points of the TRs Q11, Q12 are grounded through a resistance R11. The external connecting terminal 18 is connected to the power source Vcc through a switch 22 and a resistance R12. In such a state, when the switch 22 is turned off, the TR Q12 is turned on, the TR Q11 is turned off, the signal from the terminal 20 is outputted, and when the switch 22 is turned on, the TR Q12 is turned off, the TR Q11 is turned on, and the signal from the terminal 19 is outputted. In such a way, a simple and miniature switching circuit is formed.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばテレビジョン受像機等の集積回路に
使用して好適する信号切換回路の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an improvement in a signal switching circuit suitable for use in an integrated circuit such as a television receiver.

(従来の技術) 周知のように、例えばテレビジョン受像機等に使用され
ている信号切換回路は、集積回路内に形成される場合、
第5因に示すように構成される。
(Prior Art) As is well known, when a signal switching circuit used in a television receiver or the like is formed in an integrated circuit,
It is configured as shown in the fifth factor.

すなわち、集積回路11の外部接続用端子12に接続さ
れたスイッチ13をオフ状態とすることにより、トラン
ジスタQ2 、Q5 、QBが非能動状態となる。
That is, by turning off the switch 13 connected to the external connection terminal 12 of the integrated circuit 11, the transistors Q2, Q5, and QB become inactive.

このとき、トランジスタQ1は、定電流源として動作す
゛るため、トランジスタQ3.Q4は能動状態となる。
At this time, transistor Q1 operates as a constant current source, so transistor Q3. Q4 becomes active.

このため、入力端子14に供給された第1の信号が、ト
ランジスタQ7を介して、集積回路11の外部接続用端
子15から取り出される。
Therefore, the first signal supplied to the input terminal 14 is taken out from the external connection terminal 15 of the integrated circuit 11 via the transistor Q7.

一方、上記スイッチ13をオン状態とすると、上記と逆
にトランジスタQ5 、Q6が能動状態となり、入力端
子16に供給された第2の信号が、外部接続用端子15
から取り出される。
On the other hand, when the switch 13 is turned on, the transistors Q5 and Q6 become active, and the second signal supplied to the input terminal 16 is transferred to the external connection terminal 15.
taken from.

すなわち、スイッチ13のオフ、オン状態に応じて、入
力端子14.16に供給された第1及び第2の信号を、
外部接続用端子15から選択的に取り出すことができる
That is, depending on the off/on state of the switch 13, the first and second signals supplied to the input terminal 14.16 are
It can be selectively taken out from the external connection terminal 15.

(発明が解決しようとする問題点) しかしながら、上記のような従来の集積回路化した信号
切換回路では、2つの外部接続用端子12、15が必要
であるとともに、使用素子数が多く構成が複雑であると
いう問題を有している。
(Problems to be Solved by the Invention) However, in the conventional integrated circuit signal switching circuit as described above, two external connection terminals 12 and 15 are required, and the structure is complicated due to the large number of elements used. The problem is that

また、近年のテレビジョン受像機用集積回路は、高機能
かつ高集積化が進められており、使用素子数や外部接続
用端子(ビン)数を削減する必要が生じている。そして
、高集積化されて外部接続用端子数を削減されるため、
集積回路の良否テストが行ないにくくなっているという
問題も生じている。
Further, in recent years, integrated circuits for television receivers have become highly functional and highly integrated, and there is a need to reduce the number of elements used and the number of external connection terminals (bins). And because it is highly integrated and the number of external connection terminals is reduced,
Another problem has arisen in that it has become difficult to test the quality of integrated circuits.

そこで、この発明は上記事情を考慮してなされたもので
、使用素子数や外部接続用端子数を削減し小形化を図る
ことができ、集積回路内の良否テストの容易化にも寄与
し得る極めて良好な信号切換回路を提供することを目的
とする。
Therefore, this invention was made in consideration of the above circumstances, and can reduce the number of elements used and the number of external connection terminals to achieve miniaturization, and can also contribute to facilitating pass/fail tests within integrated circuits. The purpose is to provide an extremely good signal switching circuit.

[発明の構成] (問題点を解決するための手段) すなわち、この発明に係る信号切換回路は、各エミッタ
が共通に外部接続用端子に接続され、各ベースに互いに
直流レベルの異なる第1及び第2の信号がそれぞれ供給
される相補接続された一対のトランジスタを集積回路化
して構成し、外部接続用端子に外部から与えられる直流
バイアス電流の有無に応じて、外部接続用端子から第1
及び第2の信号を選択的に得るように構成したものであ
る。
[Structure of the Invention] (Means for Solving the Problems) That is, in the signal switching circuit according to the present invention, each emitter is commonly connected to an external connection terminal, and each base has a first A pair of complementary connected transistors each supplied with a second signal are integrated into an integrated circuit.
and the second signal are selectively obtained.

(作用) そして、上記のような構成によれば、集積回路内での使
用素子は一対のトランジスタのみであり、外部接続用端
子も1つで済むので、使用素子数や外部接続用端子数を
削減し小形化を図ることができる。また、一対のトラン
ジスタのベースに供給される第1及び第2の信号を、集
積回路内に形成された回路で処理生成される被測定用の
信号とすることにより、必要な信号を選択的に取り出し
て測定することができ、集積回路内の良否テストを容易
に行なうことができる。
(Function) According to the above configuration, the elements used in the integrated circuit are only a pair of transistors, and only one external connection terminal is required, so the number of elements used and the number of external connection terminals can be reduced. can be reduced and downsized. In addition, by using the first and second signals supplied to the bases of the pair of transistors as signals to be measured that are processed and generated by a circuit formed within the integrated circuit, necessary signals can be selectively transmitted. It can be taken out and measured, making it easy to perform quality tests within integrated circuits.

(実施例) 以下、この発明の一実施例について図面を参照して詳細
に説明する。第1図において、集積回路11内には、互
いのエミッタ同志を共通接続して、相補接続された一対
のトランジスタQ11. Q12が形成されている。こ
れらトランジスタQ11. Q12のエミッタ共通接続
点は、集積回路17の外部接続用端子18に接続されて
いる。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings. In FIG. 1, an integrated circuit 11 includes a pair of complementary transistors Q11. Q12 is formed. These transistors Q11. A common emitter connection point of Q12 is connected to an external connection terminal 18 of the integrated circuit 17.

また、上記トランジスタQll、 Q12の各ベースは
、第1及び第2の信号が供給される入力端子19゜20
にそれぞれ接続されている。さらに、上記トランジスタ
Q12のコレクタは、直流電圧■CCの印加された電源
端子21に接続されている。また、上記トランジスタQ
11のコレクタは接地されている。
The bases of the transistors Qll and Q12 are connected to input terminals 19°20 to which the first and second signals are supplied.
are connected to each. Further, the collector of the transistor Q12 is connected to a power supply terminal 21 to which a DC voltage CC is applied. In addition, the above transistor Q
The collector of No. 11 is grounded.

さらに、上記トランジスタQ11. Q12のエミッタ
共通接続点は、抵抗R11を介して接地されている。
Furthermore, the transistor Q11. A common emitter connection point of Q12 is grounded via a resistor R11.

一方、集積回路17外において、外部接続用端子17は
、抵抗R12及びスイッチ22を介して、直流電圧VC
Cの印加されたN8端子23に接続されるとともに、図
示しない信号入力回路に接続されている。
On the other hand, outside the integrated circuit 17, the external connection terminal 17 is connected to the DC voltage VC via the resistor R12 and the switch 22.
It is connected to the N8 terminal 23 to which C is applied, and is also connected to a signal input circuit (not shown).

ここで、上記第1の信号の直流レベルは、第2の信号の
直流レベルよりも高く設定されているものとする。
Here, it is assumed that the DC level of the first signal is set higher than the DC level of the second signal.

まず、スイッチ22がオフ状態の場合、トランジスタQ
12はエミッタホロワとして能動状態となり、トランジ
スタQ11は非能動状態となるので、外部接続用端子1
8からは第2の信号が出力される。
First, when the switch 22 is off, the transistor Q
12 becomes active as an emitter follower, and transistor Q11 becomes inactive, so external connection terminal 1
A second signal is output from 8.

次に、スイッチ22がオン状態の場合、外部接続用端子
18に供給される直流バイアス電流■1が、集積回路1
7内の直流バイアス電流■2よりも十分大きくなるよう
に設定すれば、トランジスタQ12は非能動状態となり
、トランジスタQ11がエミッタホロワとして能動状態
となるので、外部接続用端子18からは第1の信号が出
力される。
Next, when the switch 22 is in the on state, the DC bias current ■1 supplied to the external connection terminal 18 is applied to the integrated circuit 1.
If set to be sufficiently larger than the DC bias current 2 in 7, the transistor Q12 becomes inactive and the transistor Q11 becomes active as an emitter follower, so the first signal is output from the external connection terminal 18. Output.

第2図は、上記実施例の変形例を示すもので、トランジ
スタQ11. Q12のエミッタ共通接続点を、抵抗R
11を介してII源端子21に接続するとともに、外部
接続用端子18を、抵抗R12及びスイッチ22を介し
て接地するようにしている。この場合、第1の信号の直
流レベルを第2の信号の直流レベルよりも高く設定して
おけば、上記実施例と同様な動作を行なうことができる
FIG. 2 shows a modification of the above embodiment, in which transistors Q11. Connect the common emitter connection point of Q12 with a resistor R.
11 to the II source terminal 21, and the external connection terminal 18 is grounded via a resistor R12 and a switch 22. In this case, if the DC level of the first signal is set higher than the DC level of the second signal, the same operation as in the above embodiment can be performed.

また、第3図は、第2図の変形例を示すもので、外部接
続用端子18を、抵抗R12a及びスイッチ22aを介
して電源端子23に接続するとともに、抵抗R12b及
びスイッチ22bを介して接地している。。
Moreover, FIG. 3 shows a modification of FIG. 2, in which the external connection terminal 18 is connected to the power supply terminal 23 via a resistor R12a and a switch 22a, and is grounded via a resistor R12b and a switch 22b. are doing. .

この場合、外部接続用端子18に供給される直流バイア
ス電流を相補的に切換える、つまりスイッチ22a 、
 22bのオン、オフの切換を背反させて行なうことに
より、上述と同様にして第1及び第2の信号を選択的に
外部接続用端子18から出力することができる。
In this case, the DC bias current supplied to the external connection terminal 18 is switched in a complementary manner, that is, the switch 22a,
By switching on and off 22b in reverse, the first and second signals can be selectively output from the external connection terminal 18 in the same manner as described above.

ここで、第5図は、カラーテレビジョン受像機の集積回
路24に、この発明を適用した実装例を示すものである
。すなわち、この集積回路24内には、ACC(自動巨
利m>回路25.クロマ増幅回路26゜色濃度調整回路
27及び色復調回路28等の各種回路の他に、例えば第
1図に示す信号切換回路29が形成されている。
Here, FIG. 5 shows an example of implementation in which the present invention is applied to an integrated circuit 24 of a color television receiver. That is, in this integrated circuit 24, in addition to various circuits such as an ACC (automatic high gain m> circuit 25, a chroma amplification circuit 26, a color density adjustment circuit 27, and a color demodulation circuit 28), for example, the signal switching circuit shown in FIG. A circuit 29 is formed.

そして、この場合、色復調回路28の出力及びクロマ増
幅回路26の出力が、第1及び第2の信号として信号切
換回路29にそれぞれ供給されている。
In this case, the output of the color demodulation circuit 28 and the output of the chroma amplification circuit 26 are supplied to the signal switching circuit 29 as first and second signals, respectively.

また、信号切換回路29の出力は、外部接続用端子30
を介して集積回路24外部に導出される。このとき、信
号切換回路29は、第1図でスイッチ22をオフ状態と
したことに相当するので、外部接続用端子30からは第
2の信号、つまりクロマ増幅回路26の出力が取り出さ
れている。
Further, the output of the signal switching circuit 29 is connected to an external connection terminal 30.
The signal is led out to the outside of the integrated circuit 24 via. At this time, the signal switching circuit 29 corresponds to turning off the switch 22 in FIG. 1, so the second signal, that is, the output of the chroma amplifier circuit 26, is taken out from the external connection terminal 30. .

ここで、集積回路24の良否テストを行な)場合、外部
接続用端子30に抵抗R12を介して直流電圧Vccを
印加する。すると、第1図でスイッチ22をオン状態と
したことに相当するので、外部接続用端子30から第1
の信号、つまり色復調回路28の出力を取り出して測定
することができる。
When testing the quality of the integrated circuit 24, a DC voltage Vcc is applied to the external connection terminal 30 via the resistor R12. This corresponds to turning on the switch 22 in FIG.
The signal, that is, the output of the color demodulation circuit 28, can be taken out and measured.

なお、この発明は上記実施例に限定されるものではなく
、この他その要旨を逸脱しない範囲で種々変形して実施
することができる。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be implemented with various modifications without departing from the scope of the invention.

[発明の効果] したがって、以上詳述したようにこの発明によれば、使
用素子数や外部接続用端子数を削減し小形化を図ること
ができ、集積回路内の良否テストの容易化にも寄与し得
る極めて良好な信号切換回路を提供することができる。
[Effects of the Invention] Therefore, as described in detail above, according to the present invention, it is possible to reduce the number of used elements and the number of external connection terminals, thereby reducing the size of the integrated circuit. It is possible to provide an extremely good signal switching circuit that can contribute.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る信号切換回路の一実施例を示す
回路構成図、第2図は同実施例の変形例を示す回路構成
図、第3図は第2図に示す回路の変形例を示す回路構成
図、第4図はカラーテレビジョン受像機の集積回路にこ
の発明を適用した実装例を示すブロック構成図、第5図
は従来の信号切換回路を示す回路構成図である。 11・・・集積回路、12・・・外部接続用端子、13
・・・スイッチ、14・・・入力端子、15・・・外部
接続用端子、16・・・入力端子、17・・・集積回路
、18・・・外部接続用端子、19、20・・・入力端
子、21・・・電源端子、22・・・スイッチ、23・
・・電源端子、24・・・集積回路、25・・・ACC
回路、26・・・クロマ増幅回路、27・・・色濃度調
整回路、28・・・色復調回路、29・・・信号切換回
路、30・・・外部接続用端子。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図
FIG. 1 is a circuit diagram showing an embodiment of the signal switching circuit according to the present invention, FIG. 2 is a circuit diagram showing a modification of the same embodiment, and FIG. 3 is a modification of the circuit shown in FIG. 2. FIG. 4 is a block diagram showing an implementation example in which the present invention is applied to an integrated circuit of a color television receiver, and FIG. 5 is a circuit diagram showing a conventional signal switching circuit. 11... Integrated circuit, 12... External connection terminal, 13
...Switch, 14...Input terminal, 15...Terminal for external connection, 16...Input terminal, 17...Integrated circuit, 18...Terminal for external connection, 19, 20... Input terminal, 21...Power terminal, 22...Switch, 23.
...Power terminal, 24...Integrated circuit, 25...ACC
Circuit, 26... Chroma amplification circuit, 27... Color density adjustment circuit, 28... Color demodulation circuit, 29... Signal switching circuit, 30... Terminal for external connection. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 3

Claims (2)

【特許請求の範囲】[Claims] (1)各エミッタが共通に外部接続用端子に接続され、
各ベースに互いに直流レベルの異なる第1及び第2の信
号がそれぞれ供給される相補接続された一対のトランジ
スタを集積回路化して構成し、前記外部接続用端子に外
部から与えられる直流バイアス電流の有無に応じて、前
記外部接続用端子から前記第1及び第2の信号を選択的
に得るように構成してなることを特徴とする信号切換回
路。
(1) Each emitter is commonly connected to an external connection terminal,
A pair of complementary-connected transistors whose bases are supplied with first and second signals having different DC levels are integrated into an integrated circuit, and whether or not a DC bias current is externally applied to the external connection terminal. A signal switching circuit configured to selectively obtain the first and second signals from the external connection terminal in accordance with the above.
(2)上記第1及び第2の信号は、上記集積回路内に形
成された回路で処理生成される被測定用の信号であり、
上記外部接続用端子から選択的に取り出して測定される
ことを特徴とする特許請求の範囲第1項記載の信号切換
回路。
(2) the first and second signals are signals to be measured that are processed and generated by a circuit formed within the integrated circuit;
2. The signal switching circuit according to claim 1, wherein the signal switching circuit is selectively taken out from the external connection terminal for measurement.
JP30367486A 1986-12-22 1986-12-22 Signal switching circuit Pending JPS63157520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30367486A JPS63157520A (en) 1986-12-22 1986-12-22 Signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30367486A JPS63157520A (en) 1986-12-22 1986-12-22 Signal switching circuit

Publications (1)

Publication Number Publication Date
JPS63157520A true JPS63157520A (en) 1988-06-30

Family

ID=17923864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30367486A Pending JPS63157520A (en) 1986-12-22 1986-12-22 Signal switching circuit

Country Status (1)

Country Link
JP (1) JPS63157520A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6702464B1 (en) 1999-09-17 2004-03-09 Sumitomo Electric Industries, Ltd. Dynamic pressure bearing with improved starting characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6702464B1 (en) 1999-09-17 2004-03-09 Sumitomo Electric Industries, Ltd. Dynamic pressure bearing with improved starting characteristics

Similar Documents

Publication Publication Date Title
US5006732A (en) Semiconductor circuit having buffer function
US4052679A (en) Phase shifting circuit
US6236268B1 (en) High-gain amplifier having a limited output dynamic range
JPS63157520A (en) Signal switching circuit
CA1090892A (en) Differential amplifier
US3840754A (en) Phase comparing circuit
JPS6047787B2 (en) Integrated circuit synchronous regeneration circuit
KR840006585A (en) Signal sampling circuit
US4278954A (en) Suppressed carrier modulator using differential amplifier
GB2135847A (en) Amplifier arrangement
JP2526478Y2 (en) Differential pair switch circuit
US3679982A (en) Synchronous demodulator employing transistor base-emitter clamping action
KR950003851Y1 (en) Low voltage signaling switch circuit
JPH067654Y2 (en) Color display device
JPS61263305A (en) Hysteresis comparator
KR940002756Y1 (en) Squelch Circuit
JPH04129407A (en) Mixer circuit
KR900008521B1 (en) Gain control circuit
JPH0562870B2 (en)
KR0169374B1 (en) Contrast Control Circuit
JP2725388B2 (en) Video signal average level detection circuit
JPH0219648B2 (en)
JPH0533080Y2 (en)
JP2751387B2 (en) Input circuit of ECL circuit
JPS60189026A (en) Voltage switching circuit