JPS63152215A - トリガパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、あるスレッシ１ルド電圧に対する入力信号の
切シかわシを検出し、トルガパルスを発生する回路に関
し、特に半導体集積化に好適なトリガパルス発生回路に
関する。

〔従来の技術〕

従来におけるこの種のトリガパルス発生回路を第４図に
示す。

抵抗８１．几２．トランジスタＱｌ、　Ｑ２．定電流源
３からなる比較回路Ｑ１のベースに入力端子１゜Ｑ２の
ベースにスレッショルド電圧２が接続され、比較回路の
出力にトランジスタＱ３．　Ｑ４．抵抗Ｒ３，Ｒ４から
なるエミッタフォックが接続される。

トランジスタＱ３及びＱ４のエミッタにそれぞれコンデ
ンサＣ２，抵抗Ｒ６からなる微分回路及びコンデンサＣ
１，抵抗Ｒ５からなる微分回路が接続され、微分回路の
出力にトランジスタＱ５．Ｑ６゜抵抗Ｒ７からなるＯＲ
回路が接続される。抵抗Ｒ５とＲ６の接続点はバイアス
源４に接続され、トランジスタＱｓ、Ｑ６の共通エミッ
タに出力端子５が接続される。

次に第５図を用いて第４図の動作説明を行う。

入力端子ＩＫ第５図（Ａ）Ｋ示す信号が入力され、比較
回路によシ入力信号とスレッショルド電圧２が比較され
、トランジスタＱ３．Ｑ４のエミッタにそれぞれ第５図
（ロ）、（ＱＫ示す出力が得られ、それぞれの出力をｃ
ｌ、Ｒ５及びＣ２，Ｒ６から々る微分回路を通すととＫ
よシ、トランジスタＱ５のベースに第５図（ト）、トラ
ンジスタＱ６のベースに第５図（ト）に示す微分出力が
得られる。Ｑ５．　Ｑ６．　Ｒ７からなるＯＲ回路はペ
ース電位の高いトランジスタが導通するため、出力端子
５から第５図（２）に示す出力が得られる。

以上のように第４図に示す従来例では比較回路の出力を
それぞれ微分回路に通し、その微分出力をＯＲ回路に通
すことによ）、スレッショルド電圧２に対し、入力信号
のきシかわシを示すトリガパルスを得ることができる。

〔発明が解決しようとする問題点〕

上述した従来のトリガパルス発生回路は、コンデンサ及
び抵抗からなる微分回路にょシトリガパルスを得るため
、微分回路の入力信号が振幅が大きく、その立上シ、立
下シが速くなければ十分大きなトリガパルスが得られな
い。また半導体集積化した場合にコンデンサを内蔵する
とペレット面積が大きくなるという欠点がある。

〔問題点を解決するための手段〕

本発明のトリガパルス発生回路は、エミッタをそれぞれ
共通に接続した第１．第２及び第３．第４のトランジス
タの共通エミッタにそれぞれ定電流源を接続し、第１．
第４のトランジスタのベースを入力端子に第２．第３の
トランジスタのベースをスレッショルド電圧に接続し、
第１．第３のトランジスタに対し、第２．第４のトラン
ジスタのエミッタ面積化をかえ、第２．第４の共通コレ
クタから出力をとシだしている。

〔実施例〕

次に、第１図に本発明の一実施例を示す。

トランジスタＱ７．Ｑ９のエミッタ面積に対し、２倍の
エミッタ面積をもつトランジスタＱ８．ＱＩＯにおいて
、トランジスタＱ７．Ｑ８及びＱ９．ＱＩＯのエミッタ
を共通に接続し、その共通エミッタにそれぞれ定電流源
６，７が接続され、トランジスタＱ７゜Ｑ１０のベース
は入力端子１にトランジスタＱ８゜Ｑ９のベースはスレ
ッショルド電圧２に接続される。

トランジスタＱ８．ＱＩＯの共通；レクタは他端がＶｃ
ｃに接続された抵抗Ｒ８と、トランジスタＱ１１゜Ｑ１
２．定電流源８．抵抗Ｒ９からなる比較回路のトランジ
スタＱ１１のベースに接続される。トランジスタＱ１２
のベースはバイアス源９に接続され、抵抗Ｒ９に出力端
子５が接続されろ。

次に第２図、第３図を用いて本発明の動作説明を行う。

まずトランジスタＱ７．Ｑｓ、Ｑ９．ＱＩＯのエミッタ
面積が等しい場合、周知のごとくトランジスタＱｓ、Ｑ
１ｏのコレクタ電流は第２図（８）に点線で示すように
入力電圧によシ変化するがそのコレクタ電流の和は第２
図（至）点線で示すように入力電圧によシ変化せず一定
となる。

次に１　トランジスタＱ７．Ｑ９に対しトランジスタＱ
８．ＱＩＯのエミッタ面積が２倍の場合、入力電圧とス
レッショルド電圧２が等しければそのコレクタ電流はエ
ミッタ面積に比例して流れるためトランジスタＱ７．Ｑ
９には定電流源６，７の電流値の１／３がトランジスタ
Ｑｇ、Ｑ１ｏには電流値の２／３が流れる。

従って、入力電圧に対し、トランジスタＱ８゜ＱＩＯの
コレクタ電流は第２図（３）実線で示すように変化し、
そのコレクタ電流の和は第２図（至）実線で示すように
スレッショルド電圧２の近傍にて増加する。

従って第３図（５）に示す入力信号に対し、トランジス
タＱ１１のベースに第３図（Ｂ）に示す出方信号が得ら
れ、バイアス源９の電圧を第３図（至）に点線で示す：
うに設定しておけば出力端子５に第３図（ｑに示すパル
スが得られる。

以上説明したように、本発明はスレッショルド電圧２に
対し入力信号の切シかわりを示すトリガパルスを得るこ
とができる。

第１図の実施例では、トランジスタＱ７．Ｑ９に対しト
ランジスタＱ８．ＱＩＯのエミッタ面積が２倍の場合に
ついて説明したが他の面積比に設定しても同様の効果が
得られる。

〔発明の効果〕

以上説明したように１本発明は、エミッタをそれぞれ共
通に接続した第１．第２の及び第３．第４のトランジス
タの共通エミッタにそれぞれ定電流源を接続し、第１．
第４のトランジスタのペースを入力端子に、第２．第３
のトランジスタのベースをスレッショルド電圧に接続し
、第１．第３のトランジスタに対し第２．第４のトラン
ジスタのエミッタ面積をかえることにより、第２．第４
の共通コレクタよシスレッショルド電圧に対する入力信
号のきシかわシを示すトリガパルスを得ることができる
。

したがって、コンデンサ抵抗による微分回路を使用しな
くてすむため、半導体集積化した場合ベレット面積が小
さくできるとともに入力信号の立上り、立下シの速さに
関係なく安定したトリガパルスを得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示し、第２図、第３図はそ
の動作説明のための波形図であり、第４図は従来例を示
し、第５図はその動作説明のための波形図である。 １・・・・・・入力端子、２・・・・・・スレッショル
ド電圧、３・・・・・・Ｖｃｃ、４．９・・・・・・バ
イアス源、　５・・・・・・出力端子、６・・・・・・
接地。 第１　図 第２図 ＜Ｂ）Ｑｌｌ　′Ｘ−ｘ　　−＝ＡＬＴＴ丁＝＝＝＝＝
＝＝ハＦ「＝−バイアス腎弗３　図 栴４　ｖ

Claims (1)

【特許請求の範囲】
1. エミッタをそれぞれ共通に接続した第１、第２及び第３
   、第４のトランジスタの共通エミッタに第１及び第２の
   定電流源を接続し、前記第１、第４のトランジスタのベ
   ースを入力端子に前記第２、第３のトランジスタのベー
   スをスレッショルド電圧に接続し、前記第１、第３のト
   ランジスタと前記第２、第４のトランジスタとのエミッ
   タ面積比を変えることにより、前記第１、第３のトラン
   ジスタの共通コレクタまたは前記第２、第４のトランジ
   スタの共通コレクタより前記スレッショルド電圧に対す
   る入力信号の切りかわりを示すパルスを得ることを特徴
   とするトリガパルス発生回路。