[go: up one dir, main page]

JPS63151018A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63151018A
JPS63151018A JP29943686A JP29943686A JPS63151018A JP S63151018 A JPS63151018 A JP S63151018A JP 29943686 A JP29943686 A JP 29943686A JP 29943686 A JP29943686 A JP 29943686A JP S63151018 A JPS63151018 A JP S63151018A
Authority
JP
Japan
Prior art keywords
thin film
atoms
polycrystalline
conductivity type
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29943686A
Other languages
English (en)
Other versions
JPH07120636B2 (ja
Inventor
Kazuhiro Obuse
小伏 和宏
Shuichi Kameyama
亀山 周一
Tadanaka Yoneda
米田 忠央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61299436A priority Critical patent/JPH07120636B2/ja
Publication of JPS63151018A publication Critical patent/JPS63151018A/ja
Priority to US07/374,608 priority patent/US4954454A/en
Publication of JPH07120636B2 publication Critical patent/JPH07120636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するもので、特に集
積回路等の熱拡散工程における不純物拡散源の不純物含
有の均一性を改良した製造方法に係るものである。
従来の技術 半導体装置において高性能な素子を得るためには、浅い
不純物拡散による接合の形成を必要とする。たとえば、
半導体基板上に多結晶半導体薄膜を堆積し、この薄膜中
に不純物をイオン注入後、熱処理して不純物を半導体基
板内に拡散し、所望の浅い不純物拡散領域を形成するこ
とが一般的手法になってきている。
発明が解決しようとする問題点 一般的に、多結晶半導体薄膜を堆積する時、反応部の温
度分布の不均一性や、半導体基板面での赤外線反射等の
原因により、堆積した多結晶半導体薄膜の結晶粒の大き
さが半導体基板面内で不均一となりやすい。このような
多結晶半導体薄膜に注入された不純物原子の一部は、注
入後の熱処理によって結晶粒と結晶粒との境界、すなわ
ち結晶粒界に取り込まれ不活性化する。結晶粒の小さい
部分では結晶粒界が大きく、多くの不純物原子が不活性
化し、結晶粒の大きい部分では結晶粒界が小さく、多(
の不純物原子が結晶粒内で活性化する。従って、多結晶
半導体薄膜の結晶粒の大きさが不均一であると、この膜
から半導体基板内に拡散される不純物の濃度分布に不均
一を生じる。すなわち、均質性の悪い接合が形成される
。このことが製造上のの歩留と製品の品質を低下させて
いた。例えば、導電型を決める原子のイオン注入の前に
多結晶半導体薄膜を熱処理して結晶粒の大きさを均一化
するブリアニール法が、1984年、ジャーナルオブエ
レクトロケミカルソサエティー(Journal of
 Electrochemical 5ociety)
、第131巻、1号、216〜217頁に記載されてい
るが、充分な均一性を得るためには1000℃以上の高
温での熱処理が必要であり、実際の半導体素子の製造工
程に応用することは必ずしも好ましくない。また、熱処
理した多結晶半導体薄膜において、表面に近い部分はど
結晶粒の大きさは大きくなり、均一化することが、19
84年、ジャーナルオブバキュームサイエンステクノロ
ジー(Journal of VacuuI!1Sci
ence Technology)、B、第2巻、第4
号、698〜706頁に記載されている。もし、このよ
うな結晶状態を想定するならば、イオン注入によって多
結晶半導体薄膜表面を非晶質化すると、その後の熱処理
で多結晶半導体薄膜表面下層部の小さな結晶粒が種とな
って表面が再結晶化するために、結晶粒の大きさは不均
一となり、従って高均一性の拡散源を形成しに(いと考
えられる。
本発明はこのような問題点を解決するもので、多結晶半
導体の結晶粒の大きさの不均一を緩和することで多結晶
半導体内の不純物濃度分布の均一性を高め熱拡散工程に
おける不純物拡散領域の不純物濃度分布の均一性の改良
と品質の改善をめざした半導体装置の製造方法を提供す
るものである。
問題点を解決するための手段 この問題点を解決するために本発明は、半導体基板主面
上に多結晶半導体薄膜を堆積する工程と、前記多結晶半
導体薄膜中に、表面を非晶質化せずに導電型を決めない
原子をイオン注入する工程と、前記導電型を決めない原
子を含む半導体薄膜を熱処理する工程と、前記熱処理さ
れた半導体薄膜中に、導電型を決める原子をイオン注入
する工程と、前記導電型を決める原子を含む半導体薄膜
を熱処理する工程とを備えた半導体装置の製造方法を提
供する。
作用 本発明の方法により、多結晶半導体の結晶粒の大きさの
不均一性を緩和するために、多結晶半導体薄膜堆積後、
表面を非晶質化せずに導電型を決めない原子をイオン注
入して下層部を非晶質化してから熱処理を行った後、導
電型を決める原子をイオン注入し、再度熱処理すること
によって多結晶半導体薄膜全体の結晶粒を表面の大きな
結晶粒に統一化することで、多結晶半導体内の不純物濃
度分布の均一性を高め熱拡散工程における不純物拡散領
域の不純物濃度分布の良好な均一性を実現した、高歩留
高品質の半導体装置の提供が可能となった。さらには、
表面を非晶質化せずに導電型を決める原子をイオン注入
することにより、より高い均一性を得ることが可能とな
った。
実施例 以下、本発明の製造方法を多結晶シリコンによる実施例
を参照して詳細に説明する。
半導体基板上に反応温度610℃の減圧CVD法により
約3000 Aの多結晶シリコン薄膜を堆積し、この多
結晶シリコン薄膜に加速電圧70kVで1×10’5c
m−2のシリコンをイオン注入した。次いでシリコンを
イオン注入した多結晶シリコン薄膜を窒素雰囲気中で8
00℃〜1000℃の温度で30分間熱処理(ブリアニ
ール)した。次いでこの多結晶シリコン薄膜に加速電圧
40kVでl X 10 ” cm−2のポロン、ある
いは加速電圧 160kVでIXIOI6cm−”のヒ
素を注入した。以上の一連の工程によって、所望する不
純物拡散源が形成された。しかる後窒素雰囲気中950
℃の温度で30分間熱処理した。以上の一連の工程によ
って、所望する不純物拡散領域が形成された。
一方従来例を示す試料として、半導体基板上に反応温度
610℃の減圧CVD法により約3000 Aの多結晶
シリコン薄膜を堆積した後ただちに、この多結晶シリコ
ン薄膜に加速電圧25kVで1×IO” cm−”のボ
ロン、あるいは加速電圧60kVでl X 10 ” 
cm−2のヒ素を注入し、しかる後窒素雰囲気中で95
0℃の温度で30分間熱処理した。
前記試料の不純物濃度分布の均一性を、多結晶シリコン
薄膜上の45点のシート抵抗を測定しその分布の偏差に
よって評価した。第1図に、ボロン注入した試料におけ
る、従来例と本発明の実施例との多結晶シリコン薄膜内
での抵抗値分布の偏差を示す。また第2図にヒ素注入し
た試料における、従来例と本発明の実施例との多結晶シ
リコン薄膜内での抵抗値分布の偏差を示す。何れの場合
においても抵抗値の基板面内での偏差の減少は明らかで
ある。特に1000℃のプリアニールを行ったものは、
偏差が・約2分の1から3分の1となっている。
発明の効果 本発明による製造方法によって、多結晶半導体薄膜の粒
径の不均一性が緩和され、イオン注入した多結晶半導体
薄膜による熱拡散工程における不純物拡散領域の不純物
濃度分布の均一性が改良でき、高歩留高信頼の半導体装
置の提供が可能となる。
【図面の簡単な説明】
第1図は、ボロン注入した試料における、従来例と本発
明の実施例との多結晶シリコン薄膜内での抵抗値分布の
偏差を示す曲線図、第2図は、ヒ素注入した試料におけ
る、従来例と本発明の実施例との多結晶シリコン薄膜内
での抵抗値分布の偏差を示す曲線図である。 第1図 プリ7二一ル濁度 (’c) [熱処理時間X分] 第2図 zoo      qoo      too。 プリ7二−ル湿/X (’C) 〔熱処理時間J分1

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板主面上に多結晶半導体薄膜を堆積する
    工程と、前記多結晶半導体薄膜中に、表面を非晶質化せ
    ずに導電型を決めない原子をイオン注入する工程と、前
    記導電型を決めない原子を含む半導体薄膜を熱処理する
    工程と、前記熱処理された半導体薄膜中に、導電型を決
    める原子をイオン注入する工程と、前記導電型を決める
    原子を含む半導体薄膜を熱処理する工程を有し、前記半
    導体薄膜を拡散源として使用することを特徴とする半導
    体装置の製造方法。
  2. (2)導電型を決める原子のイオン注入において、表面
    を非晶質化せずにイオン注入することを特徴とする特許
    請求の範囲第1項記載の半導体装置の製造方法。
  3. (3)多結晶半導体を構成する原子と導電型を決めない
    原子を同一の原子とする特許請求の範囲第1項あるいは
    第2項記載の半導体装置の製造方法。
  4. (4)導電型を決めない原子を不活性元素とする特許請
    求の範囲第1項あるいは第2項記載の半導体装置の製造
    方法。
JP61299436A 1986-12-16 1986-12-16 半導体装置の製造方法 Expired - Lifetime JPH07120636B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61299436A JPH07120636B2 (ja) 1986-12-16 1986-12-16 半導体装置の製造方法
US07/374,608 US4954454A (en) 1986-12-16 1989-06-30 Method for fabricating a polycrystalline silicon resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61299436A JPH07120636B2 (ja) 1986-12-16 1986-12-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63151018A true JPS63151018A (ja) 1988-06-23
JPH07120636B2 JPH07120636B2 (ja) 1995-12-20

Family

ID=17872550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61299436A Expired - Lifetime JPH07120636B2 (ja) 1986-12-16 1986-12-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07120636B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003009534A (ja) * 2001-06-25 2003-01-10 Diamond Electric Mfg Co Ltd 力率改善回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959518B2 (ja) * 2007-11-16 2012-06-27 株式会社Nykシステムズ 3次元cgオブジェクト干渉チェックプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124520A (ja) * 1986-11-14 1988-05-28 Nec Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124520A (ja) * 1986-11-14 1988-05-28 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003009534A (ja) * 2001-06-25 2003-01-10 Diamond Electric Mfg Co Ltd 力率改善回路

Also Published As

Publication number Publication date
JPH07120636B2 (ja) 1995-12-20

Similar Documents

Publication Publication Date Title
US5064775A (en) Method of fabricating an improved polycrystalline silicon thin film transistor
US4764478A (en) Method of manufacturing MOS transistor by dual species implantation and rapid annealing
US4169740A (en) Method of doping a body of amorphous semiconductor material by ion implantation
US3953243A (en) Method for setting the lifetime of charge carriers in semiconductor bodies
JPS63166220A (ja) 半導体装置の製造方法
JPS63151018A (ja) 半導体装置の製造方法
JPH0824184B2 (ja) 薄膜トランジスタの製造方法
JPH061786B2 (ja) 薄膜トランジスタの製造方法
JPH08107067A (ja) 半導体薄膜の形成方法
JPS6227727B2 (ja)
US4954454A (en) Method for fabricating a polycrystalline silicon resistor
JP2872425B2 (ja) 半導体デバイスの形成方法
US4210473A (en) Process for producing a semiconductor device
JP3287839B2 (ja) ポリサイド膜の形成方法
JPS63151064A (ja) 半導体装置の製造方法
JP3239533B2 (ja) 低抵抗多結晶膜の製造方法
JP2928929B2 (ja) 不純物ドーピング方法
JPH0752714B2 (ja) 半導体装置の製造方法
JPH01102924A (ja) 半導体基板の熱処理方法
JP3319450B2 (ja) 半導体薄膜の作成方法
JP2876414B2 (ja) 拡散抵抗素子の製造方法
JP2653513B2 (ja) 半導体装置の製造方法
JPS63124520A (ja) 半導体装置の製造方法
JPH03265131A (ja) 半導体装置の製造方法
JPH08264453A (ja) 熱処理成膜方法