[go: up one dir, main page]

JPS63150916A - アライメント方法及びアライメント装置の校正用基板 - Google Patents

アライメント方法及びアライメント装置の校正用基板

Info

Publication number
JPS63150916A
JPS63150916A JP61298361A JP29836186A JPS63150916A JP S63150916 A JPS63150916 A JP S63150916A JP 61298361 A JP61298361 A JP 61298361A JP 29836186 A JP29836186 A JP 29836186A JP S63150916 A JPS63150916 A JP S63150916A
Authority
JP
Japan
Prior art keywords
mark
reticle
wafer
alignment
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61298361A
Other languages
English (en)
Other versions
JPH0821534B2 (ja
Inventor
Shinjiro Kondo
信二郎 近藤
Takeshi Ohashi
毅 大橋
Nobutaka Umagome
伸貴 馬込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP61298361A priority Critical patent/JPH0821534B2/ja
Publication of JPS63150916A publication Critical patent/JPS63150916A/ja
Publication of JPH0821534B2 publication Critical patent/JPH0821534B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は、TTR(Through The Reti
cle)アライメント装置に、その電気制御系の校正用
として用いられる校正用基板に関する。
(発明の背景) TT R(Through The Reticle)
アライメント装置は、レチクルを通してレチクルと共役
なウェハを観察してレチクルのアライメントマーク(レ
チクルマーク)とウェハのアライメントマーク(ウェハ
マーク)との重畳位置関係を表わす検出信号を得、この
検出信号に基づいて、レチクルとウェハとを所定の位置
関係になるように相対移動して位置合わせを行なうアラ
イメント装置である。
そして、従来、TTRアライメント装置の電気制御系の
校正は、重ね焼きバーニアを形成したテストレチクルを
用い、実際にアライメント装置を作動させて、テストレ
チクルのレチクルマークとウェハのウェハマークとを検
出信号に基づいて所定の位置関係になしくそれぞれのマ
ークの機械的な位置関係と、検出信号の示す位置関係と
は必ずしも一致しない。校正とは電気制御系を調整して
両者を一致させることを言う。)、その後、露光して、
テストレチクルのレチクルマークとバーニアとをウェハ
上に焼付け、アライメント結果をバ−ニアから読んでい
た。すなわち、バーニアの読みは、レチクルマークとウ
ェハマークとの所定の位置関係からのずれ量を示すこと
になる。従って、電気的にはレチクルマークとウェハマ
ークとが所定の位置関係にあると判断されたにもかかわ
らず、実際にはレチクルマークとウェハマークとはバー
ニアによる読取量だけずれていることになるから、この
ずれ量がなくなるように電気制御系を調整してやればよ
い。
しかしながら、このような従来の校正作業は、ウェハの
露光、現像、検査といった手順が必要で、非常に能率が
悪いものであった。
さらに、ウェハの露光、現像、検査のプロセスにおいて
、ずれ量が変化し、レチクルマークとウェハマークとの
機械的なずれ量以外の要因が付加される可能性がある。
(発明の目的) 本発明はこれらの欠点を解決し、能率良く、かつ外乱(
プロセス)の影響を受けることなく校正を行なうことを
目的としている。
(発明の概要) 本発明は、第1基板の第1マークと第2基板の第2マー
クとの重畳位置関係を表わす検出信号を得、該検出信号
に基づいて前記第1基板と前記第2基板とを所定の位置
関係になるように相対移動して位置合わせを行なうアラ
イメント装置に、その電気制御系の校正用として前記第
1物体もしくは前記第2物体の代わりに用いられる基板
であって、前記第1マークと前記第2マークとが前記所
定の位置関係にあるときに、前記第1マークと前記第2
マークとを重畳したパターンの校正マーク(50°、5
1′)を形成したことを特徴とする校正用基板(100
)である。
(実施例) 第5図は本発明を実施し、校正をとるための半導体露光
装置とそのTTRアライメント系を2種示しである。
半導体露光装置は、レチクル1のパターンを、不図示の
露光光源からの光によって、投影レンズ2を用いてシリ
コンウェハ3に投影露光するものであり、投影レンズ2
の倍率は、普通1倍からシリコンウェハ3は干渉計ステ
ージ4に真空吸着されていて、安定化レーザ6とステー
ジ4上のミラー5により正確な位置決めがなされる。ス
テージ4は、CPU9、モータードライバー8、モータ
ー7により閉ループ制御される。この位置決めはアライ
メント信号の解析により行なわれるが、この信号を得る
ための方法の一つにT T R(Thr。
ugh The Reticle)というレチクルを通
し、ウェハを見てその位置ずれを測定するものがある。
このアライメント方法で代表的な2方法が図示されて1
5、反射鏡を介してレチクル1上とさらに投影レンズ2
を介してウェハ3上でスキャンし、レチクル上のアライ
メントマークとウェハ上のアライメントマークからの散
乱光や回折光をハーフミラ−14を通して空間フィルタ
ー18に入射し、これにより正反射光から分離し、集光
レンズ19によってディテクター20上に集光し、ここ
で光電変換信号を得る。
ディテクター20の出力信号はアンプ21を経て、アラ
イメントの誤差を計算するためのマイロンコンピュータ
ーや電子回路によって構成されるアライメント誤差計測
回路22に入力される。この場合、アライメントマーク
としては、第2−a図に示すようにガラス52上にクロ
ームの枠50を作っておき、また、ウェハ3上には、第
2−b図のように小さな凹凸の十字形状の集合である十
字グレーティングとしてアライメントマーク51を作っ
てお(。
第3図(a)は、ウェハ3とレチクル1が投影レンズ2
を介して所定の位置関係にある場合を示しである。
第3図(a)において、16はレチクル上を走査するレ
ーザスポットである。このスポット16がアライメント
マークを走る時、クローム枠50のエツジ53a、53
bでは散乱光を生じその信号は第3図(b)に示した信
号53′a、53′bのように得られる。また、レーザ
スポットがガラス52を走査する時は、レチクル1を透
過し、ウェハ3上を走査するスポット17となり、アラ
イメントマーク51上に来たとき回折光が得られ、その
信号は第3図(b)の信号51′ となる。
さてアライメント誤差信号とは、信号53’a。
53“bの中点から信号51’がどれだけずれているか
ということになる。
一方もう一つのアライメント方法としては部材30〜4
1の系で、ファイバー30からのアライメント照明光を
ハーフミラ−31、コリメートレンズ32、反射鏡33
によってレチクル照明光34となし、さらに、投影レン
ズ2によってウェハ照明光35となし、レチクル1とウ
ェハ3とをそれぞれ照らし、そこにあるアライメントマ
ークを投影レンズ2、反射鏡33、コリメートレンズ3
2、ハーフミラ−31、結像レンズ38によってテレビ
カメラ40でとらえ、テレビカメラ40に接続された画
像処理装置41によって、アライメント誤差信号を得よ
うというものである。ここにレチクル面37、ウェハ面
36、テレビ面39はそれぞれ共役になっている。
この場合に用いられるアライメントマークとしては第4
図のようなもので、例えば60a、60bはレチクル上
、61はウェハ上のマークとし、60のちょうど中心に
61が入るようにステージ4を移動して、レチクル1と
ウェハ3のアライメントを行なう。
以上のようなアライメント系が少なくとも2本以上ある
ことでウェハ3上のチップとレチクルlの位置合せ(ア
ライメント)が可能となる。
さて、これらのアライメント系を用いてアライメントを
行なう場合、光学系、電気系、制御系の全体にわたり調
整されていなければ、この調整の誤差がシステムオフセ
ットとなり、アライメントの平行ずれや、回転ずれを引
き起こす原因となる。
すなわち、アライメント誤差計測回路22や画像処理装
置4Iから得られるアライメント誤差信号が、アライメ
ント誤差零を示していても、レチクル1とウェハ3とが
所定の位置関係になっていない場合が生じてしまうわけ
である。
そこでこれらのシステムオフセットをとりのぞくことが
、調整において最も重要な作業となる。
本発明はこの作業を行なうに当たり、最も容易正 かつ4#確な方法を与えるために、第1図のような校正
マークを有する校正用基板100を第1実施例とする第
1図の校正マークは、第2図(a)のレチクルマークと
第2図(b)のウェハマークとの合成されたマークであ
り、これは、レチクルアライメントマークとウェハアラ
イメントマークとが所定の位置関係にあるときに、レチ
クルアライメントマークとウェハアライメントマークと
を重畳したパターンを示す。すなわち、ガラス基板にレ
チクルアライメントマークと同じマーク50’を形成し
、マーク50゛に囲まれたガラス基板52゛上には、レ
チクルアライメントマーク50とウェハアライメントマ
ーク51とがアライメント完了しているときに、投影レ
ンズ2↓によってレチクルl上に生じているウェハアラ
イメントマーク51がレチクルアライメントマークに対
すると同じ位置関係になるように十字形のマーク51゛
が形成されている。さて、この校正用基板の使用法は、
レチクル1に代えてアライメント光路中に挿入し、校正
マークをアライメント系10〜22でディテクトし、ア
ライメント誤差信号を得れば良い。本来アライメントが
完了しているため(レチクルマークとウェハマークとが
所定の位置関係にある)アライメント誤差は零とならな
くてはいけないが、もし零以外のある値が出ればそれが
システムオフセットとなる。よってこれを零にもって行
くように電気回路系を補正することで、調整が行なえる
。具体的には、アンプ21のゲインやオフセットを与え
たり、アライメント誤差計測回路22にシステムオフセ
ットを零にするような補正値を入力し、演算の過程でシ
ステムオフセ・ノドをキャンセルすればよい。
この場合ウェハ側を使用しないためプロセスオフセット
は存在しないが、レチクル製造誤差というものは入る可
能性がある。しかし、レチクルは現在EB(電子線によ
る描画)の直接描画にて作られるため、その誤差は無視
できるし、あるいは測長機によりダイレクトに測定し、
それを補正しても良い。
またウェハ側でのシステムオフセットを見る場合は、第
1図の如き校正パターンを一度つエバに焼きつけし、現
像したレジスト像を観察すれば良い。その時にはレチク
ル側はパターンのない所を使用する。
さらにウェハ側においてもガラス上にクロム<Cr)な
どでパターンを作ったブランクを用いればより正確なオ
フセットどりが可能である。
さらに、ステージ4上の基板に基準マークを設け、この
マークとレチクル1のレチクルマークとの位置合わせを
行なう場合もあるが、そのような系では、基準マークの
代わりに第1図の如き校正マークを形成した基板を用い
ることもできる。
なお、第1図の校正マークは必要に応じて種々のマーク
に変形が可能であって、例えば第5図の部材30〜41
の系では、第4図で示したように、レチクル上のレチク
ルマーク60a、60bとウェハ上のウェハマーク61
を、両者が所定位置(アライメント完了位置)にあると
きに得られる関係に重畳したパターンを校正パターンと
して設けた基板を、レチクル1、ウェハ3、不図示のス
テージ4上の基板の代わりに用いることができる。
また、以上の説明では第1基板(例えばレチクル)と第
2基板(例えばウェハ)とが投影レンズによって共役に
なっていたが、プロキシミティープリンターのように結
像系を有さない露光装置のためにも同様に用いることが
できる。
(発明の効果) 以上のように本発明の校正用基板によれば、アライメン
ト系の校正が可能であるため、高い精度でシステムオフ
セットがとれるだけではなく、アライメント誤差をゼロ
にもって行く調整法を採用しうるため調整者も指針がは
っきりしているため作業性が良いといった特長がある。
【図面の簡単な説明】
第1図は本発明によるアライメント校正用マークの一例
を示す図、 第2図(a)はレチクルアライメントマークの一例を示
す図、第2図(b)はウェハアライメントマークを示す
図、第3図(a)はレチクルアライメントマークとウェ
ハアライメントマークとがアライメント完了状態にある
状態を示す図、第3図(b)はアライメント信号の説明
図、第4図はレチクルアライメントマークとウェハアラ
イメントマークの他の例を示す図、第5図は半導体露光
装置と2種類のアライメント系とを示した図、である。 (主要部分の符合の説明) 50・・・レチクルアライメントマーク51・・・ウェ
ハアライメントマーク 52・・・ガラス部 l・・・レチクル 2・・・投影レンズ 3・・・ウェハ 5・6・・・ウェハステージ干渉計 7・8・・・ステージ駆動用モータとドライバー9・・
・CPU 10・・・アライメント光源

Claims (1)

    【特許請求の範囲】
  1. 第1基板の第1マークと第2基板の第2マークとの重畳
    位置関係を表わす検出信号を得、該検出信号に基づいて
    前記第1基板と前記第2基板とを所定の位置関係になる
    ように相対移動して位置合わせを行なうアライメント装
    置に、その電気制御系の校正用として前記第1物体もし
    くは前記第2物体の代わりに用いられる基板であって、
    前記第1マークと前記第2マークとが前記所定の位置関
    係にあるときに、前記第1マークと前記第2マークとを
    重畳したパターンの校正マークを形成したことを特徴と
    する校正用基板。
JP61298361A 1986-12-15 1986-12-15 アライメント方法及びアライメント装置の校正用基板 Expired - Fee Related JPH0821534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61298361A JPH0821534B2 (ja) 1986-12-15 1986-12-15 アライメント方法及びアライメント装置の校正用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61298361A JPH0821534B2 (ja) 1986-12-15 1986-12-15 アライメント方法及びアライメント装置の校正用基板

Publications (2)

Publication Number Publication Date
JPS63150916A true JPS63150916A (ja) 1988-06-23
JPH0821534B2 JPH0821534B2 (ja) 1996-03-04

Family

ID=17858691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61298361A Expired - Fee Related JPH0821534B2 (ja) 1986-12-15 1986-12-15 アライメント方法及びアライメント装置の校正用基板

Country Status (1)

Country Link
JP (1) JPH0821534B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234665A (en) * 1990-05-25 1993-08-10 Suzuki Motor Corporation Apparatus for measuring aggregation patterns on a microplate
KR100588912B1 (ko) 2004-12-22 2006-06-09 동부일렉트로닉스 주식회사 얼라인먼트 측정장비의 미세 얼라인먼트 방법
CN115274528A (zh) * 2022-09-22 2022-11-01 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种芯片倒装键合用标定玻璃片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211229A (en) * 1981-06-23 1982-12-25 Oki Electric Ind Co Ltd Alignment of wafer
JPS61219134A (ja) * 1985-03-25 1986-09-29 Canon Inc 露光方法および装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211229A (en) * 1981-06-23 1982-12-25 Oki Electric Ind Co Ltd Alignment of wafer
JPS61219134A (ja) * 1985-03-25 1986-09-29 Canon Inc 露光方法および装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234665A (en) * 1990-05-25 1993-08-10 Suzuki Motor Corporation Apparatus for measuring aggregation patterns on a microplate
KR100588912B1 (ko) 2004-12-22 2006-06-09 동부일렉트로닉스 주식회사 얼라인먼트 측정장비의 미세 얼라인먼트 방법
CN115274528A (zh) * 2022-09-22 2022-11-01 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种芯片倒装键合用标定玻璃片
CN115274528B (zh) * 2022-09-22 2022-12-06 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种芯片倒装键合用标定玻璃片

Also Published As

Publication number Publication date
JPH0821534B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
JP3200874B2 (ja) 投影露光装置
US5298761A (en) Method and apparatus for exposure process
US6538740B1 (en) Adjusting method for position detecting apparatus
US5751404A (en) Exposure apparatus and method wherein alignment is carried out by comparing marks which are incident on both reticle stage and wafer stage reference plates
KR100303743B1 (ko) 노광 방법
US5798195A (en) Stepping accuracy measuring method
JPH0447968B2 (ja)
JPH0845814A (ja) 露光装置および位置決め方法
US6124922A (en) Exposure device and method for producing a mask for use in the device
GB2131167A (en) Alignment of mask and semiconductor wafer in exposure apparatus
US4792693A (en) Step-and-repeat exposure method
US6268902B1 (en) Exposure apparatus, and manufacturing method for devices using same
KR20020077515A (ko) 위치계측장치 및 노광장치
JP4227470B2 (ja) 位置検出方法
JPH0574684A (ja) 位置合わせ装置
JPS63150916A (ja) アライメント方法及びアライメント装置の校正用基板
JP3203676B2 (ja) 投影露光装置
JP2707541B2 (ja) 感光基板のアライメント方法
EP0807854A1 (en) Exposure method and apparatus
JP3198718B2 (ja) 投影露光装置及びそれを用いた半導体素子の製造方法
JP2005175383A (ja) 露光装置、アライメント方法、及び、デバイスの製造方法
KR100283838B1 (ko) 스캔노광장치및스캔노광방법
JP3209189B2 (ja) 露光装置及び方法
JPH0992591A (ja) 位置合わせ方法
JP2924635B2 (ja) 半導体素子製造用レチクルおよび露光装置の製造誤差の補正方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees