[go: up one dir, main page]

JPS63147346A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPS63147346A
JPS63147346A JP29581086A JP29581086A JPS63147346A JP S63147346 A JPS63147346 A JP S63147346A JP 29581086 A JP29581086 A JP 29581086A JP 29581086 A JP29581086 A JP 29581086A JP S63147346 A JPS63147346 A JP S63147346A
Authority
JP
Japan
Prior art keywords
layer
aluminum wiring
aluminum
melting point
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29581086A
Other languages
Japanese (ja)
Inventor
Shigeru Murakami
茂 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29581086A priority Critical patent/JPS63147346A/en
Publication of JPS63147346A publication Critical patent/JPS63147346A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To obtain the title semiconductor integrated circuit device of the multilayer wiring structure with which the resistance component due to a through-hole does not increase by a method wherein the aluminum wiring on the lower layer and the aluminum wiring on the upper layer are connected through the intermediary of a layer consisting of high melting point metal or a film consisting of either of a silicide and a nitride of high melting point metal. CONSTITUTION:The aluminum wiring 6 located on the lower layer and the aluminum wiring 11 located on the upper layer of multilayer aluminum wiring structure are connected through the intermediary of a layer 13 consisting of high melting point metal or a layer consisting of either of a silicide and a nitride of high melting point metal. The above-mentioned high melting point metal consists of one or more kinds of tungsten, molybdenum or titanium, for example. For example, after an interlayer insulating film 9, consisting of a silicon nitride film, has been grown by deposition on the first aluminum wiring 6, a through-hole 10 is perforated. Then, a tungsten silicide layer 13 is coated on the whole surface by performing a sputtering method, then aluminum layer 11 is sputtered, and besides, a wiring patterning performed by selectively etching the tungsten silicide layer 13 and the aluminum layer 11 at the same time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に多層アルミニ
ウム配線間の接続構造に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and more particularly to a connection structure between multilayer aluminum interconnections.

〔従来の技術、l 半導体集積回路装置では、その集積度の向上に伴い配線
パターンの微細化および多層化技術がますます重要とな
りつつある。従来、配線材料には主にアルミニウムが選
択されて用いられているが、これは“ヒロック”の発生
やエレクトロ・マイグレーション等の問題があるにして
も低抵抗で且つ@細横遣の配線を安定に形成できるから
である。
[Prior Art, 1] As the degree of integration of semiconductor integrated circuit devices increases, miniaturization of wiring patterns and multilayer technology are becoming more and more important. Conventionally, aluminum has been selected as the main wiring material, but even though it has problems such as the occurrence of "hillocks" and electromigration, it has low resistance and is stable for thin horizontal wiring. This is because it can be formed into

第5図は従来の2層配線構造半導体集積回路装置のアル
ミ配線部の部分断面図である。第5図の配線構造によれ
ば、層間絶縁wA4上に形成された第1層のアルミ配線
6はコンタクト孔5および8を介してシリコン基板1上
の不純物拡散層3とフィールド絶縁膜2上の多結晶シリ
コン層7とを接続し、また、第2層のアルミ配線11は
層間絶縁WA9に設けられたスルー・ホール10を介し
て第1層のアルミ配線6と接続される。この場合、−般
には第1層のアルミ配線6の膜厚を薄くして段差を低く
抑え他方第2層のアルミ配線11の膜厚を厚くして段差
被覆性を向上させる配線面の平坦化手法がとられると共
に、アルミニウムとシリコンとの間の大きな相互拡散係
数を利用してコンタクト孔における両者の密着度を高め
る熱処理工程が行われる。すなわち、アルミニウムは温
度450℃で2〜3%のシリコン固溶度を有するので4
00℃程度の熱処理が行われた際、コンタクト孔5およ
び8の界面でアルミニウムとシリコンとは激しく反応し
て相互拡散し確実性のきわめて高いコンタクト部をそれ
ぞれ形成することができる。
FIG. 5 is a partial sectional view of an aluminum wiring portion of a conventional two-layer wiring structure semiconductor integrated circuit device. According to the wiring structure shown in FIG. 5, the first layer aluminum wiring 6 formed on the interlayer insulation wA4 is connected to the impurity diffusion layer 3 on the silicon substrate 1 and the field insulation film 2 through the contact holes 5 and 8. The second layer aluminum wiring 11 is connected to the first layer aluminum wiring 6 through a through hole 10 provided in the interlayer insulation WA9. In this case, in general, the thickness of the first layer of aluminum wiring 6 is made thin to keep the level difference low, while the thickness of the second layer of aluminum wiring 11 is made thick to improve the level difference coverage. At the same time, a heat treatment process is performed to utilize the large mutual diffusion coefficient between aluminum and silicon to increase the degree of adhesion between the two in the contact hole. That is, since aluminum has a silicon solid solubility of 2 to 3% at a temperature of 450°C,
When heat treatment is performed at approximately 00° C., aluminum and silicon react violently at the interfaces of contact holes 5 and 8 and interdiffuse, making it possible to form contact portions with extremely high reliability.

従って、今日ではあらかじめ1〜2%のシリコンを含有
せしめたアルミニウムも配線材料として広く用いられる
Therefore, today aluminum pre-contained with 1 to 2% silicon is widely used as a wiring material.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このように、従来の2層配線構造では第1層と第2層の
アルミ配線6および11がスルー・ホール10を介して
直接に接続される。従って、熱処理によって拡散したシ
リコンが第1層のアルミ配線6内で飽和状態となった後
もスルー・ホール10を通して第2層アルミ配線11内
への拡散が継続する。この熱処理中に拡散したシリコン
はやがてスルー・ボールのコンタクト部で局所的に再結
晶化するか或いは熱処理後の過飽和によりアルミ配線内
に析出するようになる。
In this manner, in the conventional two-layer wiring structure, the first and second layer aluminum wirings 6 and 11 are directly connected via the through hole 10. Therefore, even after the silicon diffused by the heat treatment becomes saturated in the first layer aluminum wiring 6, it continues to diffuse into the second layer aluminum wiring 11 through the through hole 10. The silicon diffused during this heat treatment eventually recrystallizes locally at the contact portion of the through ball, or precipitates within the aluminum wiring due to oversaturation after the heat treatment.

第6図は従来配線構造の熱処理により生じるスルー・ホ
ール内およびアルミ配線内部のシリコン析出状態を示す
図で12a、12bが析出シリコン層である。このよう
に配線内特にスルー・ホールのコンタクタ部全域に析出
シリコン層12bが生じると、この析出シリコンは高い
電気抵抗をもつ物質であるのでスルー・ホールの抵抗分
が増大しアルミ配線間で電気的に接続不良になるという
問題点が発生する。
FIG. 6 is a diagram showing the state of silicon precipitation inside through holes and aluminum wiring caused by heat treatment of a conventional wiring structure, and 12a and 12b are deposited silicon layers. If a precipitated silicon layer 12b is formed in the wiring, especially in the entire contactor area of the through hole, the precipitated silicon is a substance with high electrical resistance, so the resistance of the through hole increases, causing electrical discontinuity between the aluminum wiring. The problem arises that the connection is poor.

本発明の目的は、上記の問題点に鑑み、配線の熱処理工
程によりスルー・ホールの抵抗分を増大せしめることな
き多層アルミ配線構造を備えた半導体集積回路装置を提
供することである。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, an object of the present invention is to provide a semiconductor integrated circuit device having a multilayer aluminum wiring structure that does not increase the resistance of through holes due to a wiring heat treatment process.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、半導体集積回路装置は、多層のアルミ
配線構造を備える半導体集積回路装置において、下層に
位置するアルミ配線と上層に位置するアルミ配線との間
が高融点金属、高融点金属の珪化物または窒化物から選
択された一つの物質からなる層を介して接続されている
ことを含む。
According to the present invention, in a semiconductor integrated circuit device having a multilayer aluminum wiring structure, a layer between a lower layer aluminum wiring and an upper layer aluminum wiring is a high melting point metal or a high melting point metal. This includes being connected through a layer made of one material selected from silicide and nitride.

ここで上記高融点金属は、タングステン(W)。Here, the high melting point metal is tungsten (W).

モリブデン(Mu)およびチタン(’r’i)のいずれ
か一つまたはそれらの組合わせから成る場合を含んでい
る。
This includes cases where it is made of either one of molybdenum (Mu) and titanium ('r'i) or a combination thereof.

本発明によれば高融点金属あるいは高融点金属の珪化物
および窒化物の少くとも1つの物質からなる層は、上下
2つのアルミ配線の接続部に於けるシリコンの拡散を抑
制するバリア層として作用しシリコンの拡散による接続
孔の電気的な接続不良の発生を阻止しアルミ配線間の電
気的接続を保持することができる。
According to the present invention, a layer made of at least one substance such as a high melting point metal or a silicide or nitride of a high melting point metal acts as a barrier layer that suppresses the diffusion of silicon at the connection portion between two upper and lower aluminum wirings. This makes it possible to prevent electrical connection failures in contact holes due to silicon diffusion and maintain electrical connection between aluminum wirings.

〔実施例〕〔Example〕

以下図面を参照して本発明の詳細な説明する。 The present invention will be described in detail below with reference to the drawings.

第1図は、本発明の一実施例を示すスルー・ホール部の
断面図である。本実施例によれば、本発明半導体集積回
路装置は、第1層のアルミ配線6と、眉間絶縁膜9と、
層間絶縁膜9を開孔して設けられたスルー・ホール10
と、スルー・ホール10の開口部内を被覆する高融点金
属のシリサイド層13と、この高融点金属のシリサイド
層13を介し第1層のアルミ配線6とスルー・ホール1
0内で接続される第2層のアルミ配線11とを含む。こ
こで、高融点金属にはタングステン、チタンモリブデン
等を用いることができる。この配線間の接続部はつぎの
ようにして形成し得る。すなわち、まず、公知の手段に
より形成された第1層のアルミ配線6上にプラズマCV
D法でシリコン窒化膜からなる眉間絶縁膜9を堆積成長
せしめた後、CF4系のガス・プラズマ中で眉間絶縁膜
9を選択エツチングしてスルー・ホール10を開孔する
。ついで、この全面に厚さ0.1μm程度の例えばタン
グステン・シリサイド層をスパッタ法で被着し、ひきつ
づき厚さ0.5μmのアルミニウム層をスパッタし更に
フォトレジストをマスクとしてCC1,系のガス・プラ
ズマ内でタングステン・シリサイド層とアルミニウム層
を同時に選択エツチングする配線バターニングを行えば
、第1図の配線構造を得ることができる。つぎに、コン
タクトを確実にするため窒化雰囲気内における温度40
0℃9時間約60分間の熱処理が行われるがタングステ
ン・シリサイド層13はシリコン拡散に対するバリア効
果が小さいのでこの熱処理でシリコン層からアルミ配線
内に拡散したシリコンは第1層のアルミ配線6から第2
層のアルミ配線11内にも拡散して行く。
FIG. 1 is a sectional view of a through-hole portion showing an embodiment of the present invention. According to this embodiment, the semiconductor integrated circuit device of the present invention includes the first layer of aluminum wiring 6, the glabella insulating film 9,
Through hole 10 provided by opening interlayer insulating film 9
, a silicide layer 13 of a high melting point metal that covers the inside of the opening of the through hole 10 , and a silicide layer 13 of a high melting point metal that connects the first layer aluminum wiring 6 to the through hole 1 .
0, and a second layer of aluminum wiring 11 connected within 0. Here, tungsten, titanium molybdenum, etc. can be used as the high melting point metal. The connection between the wirings can be formed as follows. That is, first, plasma CV is applied to the first layer of aluminum wiring 6 formed by known means.
After a glabellar insulating film 9 made of a silicon nitride film is deposited and grown using method D, through holes 10 are formed by selectively etching the glabellar insulating film 9 in CF4 gas plasma. Next, a tungsten silicide layer with a thickness of about 0.1 μm, for example, is deposited on this entire surface by sputtering, followed by a sputtering of an aluminum layer with a thickness of 0.5 μm, and then a CC1-based gas plasma is applied using a photoresist as a mask. If wiring patterning is performed in which the tungsten silicide layer and the aluminum layer are selectively etched at the same time, the wiring structure shown in FIG. 1 can be obtained. Next, to ensure contact, the temperature in the nitriding atmosphere was 40°C.
Heat treatment is performed for 9 hours and 60 minutes at 0°C, but since the tungsten silicide layer 13 has a small barrier effect against silicon diffusion, the silicon diffused from the silicon layer into the aluminum wiring during this heat treatment is transferred from the first layer of aluminum wiring 6 to the aluminum wiring. 2
It also diffuses into the aluminum wiring 11 of the layer.

第2図は本発明にかかる多層アルミ配線の熱処理による
析出シリコン層の発生状態を示す図で、析出シリコン層
12a、12bは各層の配線内にも、また、スルー・ホ
ール10の内部にも現われる。しかし、この第2図のよ
うに仮りにスルー・ホール10の内部に生じた場合であ
っても、スルー・ホール10の内壁は全てタングステン
・シリサイド層13で被覆されているので、2つのアル
ミ配線6および11間の導通を完全に保持することがで
きる。
FIG. 2 is a diagram showing the state in which precipitated silicon layers are generated by heat treatment of multilayer aluminum wiring according to the present invention. Precipitated silicon layers 12a and 12b appear inside the wiring of each layer and also inside the through hole 10. . However, even if it occurs inside the through hole 10 as shown in FIG. 2, the inner wall of the through hole 10 is entirely covered with the tungsten silicide layer 13, so the two aluminum wiring 6 and 11 can be completely maintained.

第3図は本発明の他の実施例を示すスルー・ホール部の
断面図である。本実施例によればシリコン拡散に対する
バリア層として窒化チタン層14がタングステン・シリ
サイド層に代わって使用される。このバリア層は同じく
スパッタ法により厚さく1.1μm0程度に形成される
ものであるが、窒化チタン層14のバリア効果は非常に
強いので析出シリコン層は第2層のアルミ配線11内に
はほとんど発生しない。
FIG. 3 is a sectional view of a through hole section showing another embodiment of the present invention. According to this embodiment, a titanium nitride layer 14 is used in place of the tungsten silicide layer as a barrier layer against silicon diffusion. This barrier layer is also formed by the sputtering method to a thickness of about 1.1 μm, but since the barrier effect of the titanium nitride layer 14 is very strong, the precipitated silicon layer is hardly inside the second layer aluminum wiring 11. Does not occur.

第4図は本発明のその他の実施例を示すスルー・ホール
部の断面図である。
FIG. 4 is a sectional view of a through hole section showing another embodiment of the present invention.

本実施例によれば、モリブデン・シリサイド層15がバ
リア層として使用され且つスルー・ホール10の底面を
除く側壁にのみ形成される。この横道を得るには前実施
例に倣いモリブデン・シリサイド膜をスパッタ法により
0.3μm形成した後全面をCCl4系のガスプラズマ
中で異方性イオンエツチングすることによって開口部の
側壁にのみモリブデン・シリサイド15を残し、この後
同じようにアルミニウム層をスパッタ法により0.5μ
mの膜厚に形成し、CC1,系ガスプラズマにより第2
層アルミ配線11をパターニング形成すればよい。この
実施例では2つのアルミ配線同志の接続は、一部がモリ
ブデンシリサイド[15を介して行われその他の部分は
アルミニウム同志の直接の接着によって行われているの
で初期のコンタクト性は良好であり、また、熱処理以後
の状態でも析出シリコン層による接続不良が発生しない
利点を有する。
According to this embodiment, the molybdenum silicide layer 15 is used as a barrier layer and is formed only on the sidewalls of the through hole 10 except for the bottom surface. To obtain this side path, a molybdenum silicide film with a thickness of 0.3 μm is formed by sputtering as in the previous example, and then the entire surface is anisotropically etched in a CCl4 gas plasma. After leaving the silicide 15, an aluminum layer of 0.5 μm was formed by sputtering in the same way.
The film was formed to a thickness of m, and the second
The layered aluminum wiring 11 may be formed by patterning. In this example, the connection between the two aluminum wirings is partly done through molybdenum silicide [15] and the other parts are made by direct adhesion of the aluminum wirings, so the initial contact is good. Further, it has the advantage that connection failures due to the deposited silicon layer do not occur even after heat treatment.

以上の説明から明らかなように、本発明におけるシリコ
ン析出に対するバリア層は高融点金属のシリサイド層ま
たは窒化物層の何れでも形成することができ、使用材料
に制限を受けるものでは無いが、モリブデン系のバリア
層のように初期の接続抵抗が比較的大きいものを用いた
場合には、第4図の実施例の構造が有効である。また、
高融点金属の単体をそのもも使用することも勿論可能で
ある他複数個の組合わせであっても実施は容易である。
As is clear from the above description, the barrier layer against silicon precipitation in the present invention can be formed of either a silicide layer or a nitride layer of a high-melting point metal, and is not limited to the material used. The structure of the embodiment shown in FIG. 4 is effective when a barrier layer having a relatively large initial connection resistance is used, such as the barrier layer shown in FIG. Also,
It is of course possible to use a single high-melting point metal, and even a combination of a plurality of metals can be easily implemented.

また更に、層間絶縁膜はプラズマ窒化膜である必要はな
くシリコン酸化膜等、一般に半導体装置に使用し得る絶
縁膜であればよいことも明らかなことである。
Furthermore, it is clear that the interlayer insulating film does not need to be a plasma nitride film, and may be any insulating film that can be generally used in semiconductor devices, such as a silicon oxide film.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明によれば多層アルミ
配線の接続領域の一部もしくは全部に高融点金属あるい
は高融点金属の珪化物または窒化物の少くとも1つの物
質からなる層を形成することによって、接続部でのシリ
コンの拡散、析出を抑え、あるいは仮置析出を生じた場
合にも形成したこれら物質からなる層を介してアルミ配
線の上層上層間電気的導通を保証し得るので、スルー・
ホールの微細化に十分対応でき、半導体集積回路装置の
より高い集積度の実現と信頼性の向上に大きな効果をあ
げることができる。
As explained in detail above, according to the present invention, a layer made of a refractory metal or at least one substance of silicide or nitride of a refractory metal is formed in part or all of the connection region of a multilayer aluminum wiring. By doing so, it is possible to suppress the diffusion and precipitation of silicon at the connection part, or to ensure electrical continuity between the upper layers of the aluminum wiring through the layer made of these substances even if temporary precipitation occurs. Through
It can sufficiently cope with the miniaturization of holes, and can have a great effect on achieving a higher degree of integration and improving reliability of semiconductor integrated circuit devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すスルー・ホール部の断
面図、第2図は本発明にかかる多層アルミ配線の熱処理
による析出シリコン層の発生状態を示す図、第3図は本
発明の他の実施例を示すスルー・ホール部の断面図、第
4図は本発明のその他の実施例を示すスルー−ホール部
の断面図、第5図は従来の2層配線構造半導体集積回路
装置のアルミ配線部の部分断面図、第6図は従来配線構
造の熱処理により生じるスルー・ホール内およびアルミ
配線内部のシリコン析出状態を示す図である。 6・・・第1層のアルミ配線、9・・・層間絶縁膜、1
0・・・スルー・ホール、11・・・第2層のアルミ配
線、12a、12b・・・析出シリコン層、13・・・
タングステン・シリサイド層、14・・・窒化チタン層
、1第l凶      8z囚 t)   IIJ層(1)ア17/泪乙1屹     
 13: クンqメデン、多lノヅ4砺q−層rA耕壓
昧川用1(cvr;’窒ンと刃そ゛) i、f−”窒ン
ど4−クシ層秩 ス11/−’水−7し       
    /、5 Lラッテ〉・ニソヅイト2ψIf−百
5Z層のアルミ頼弄袈
FIG. 1 is a cross-sectional view of a through-hole portion showing an embodiment of the present invention, FIG. 2 is a diagram showing the state of formation of a precipitated silicon layer due to heat treatment of multilayer aluminum wiring according to the present invention, and FIG. FIG. 4 is a cross-sectional view of a through-hole portion showing another embodiment of the present invention, and FIG. 5 is a conventional two-layer wiring structure semiconductor integrated circuit device. FIG. 6 is a partial cross-sectional view of the aluminum wiring portion of FIG. 6, which shows the state of silicon precipitation inside the through holes and inside the aluminum wiring caused by heat treatment of the conventional wiring structure. 6... First layer aluminum wiring, 9... Interlayer insulating film, 1
0... Through hole, 11... Second layer aluminum wiring, 12a, 12b... Precipitated silicon layer, 13...
Tungsten silicide layer, 14...Titanium nitride layer, 1st layer (8z prisoner t) IIJ layer (1) A 17/Yeetsu1 layer
13: Kunqmeden, Tanozu 4-Kushi layer Chichisu 11/-'Water -7
/, 5 Llatte> Nisozuite 2ψIf-105Z layer aluminum cover

Claims (2)

【特許請求の範囲】[Claims] (1)多層のアルミ配線構造を備える半導体集積回路装
置において、下層に位置するアルミ配線と上層に位置す
るアルミ配線との間が高融点金属、高融点金属の珪化物
または窒化物から選択された一つの物質からなる層を介
して接続されていることを特徴とする半導体集積回路装
置。
(1) In a semiconductor integrated circuit device having a multilayer aluminum wiring structure, the material between the lower layer aluminum wiring and the upper layer aluminum wiring is selected from a high melting point metal, a silicide or a nitride of a high melting point metal. A semiconductor integrated circuit device characterized by being connected through a layer made of one substance.
(2)前記高融点金属が、タングステン(W),モリブ
デン(Mo)およびチタン(Ti)のいずれか一つまた
はそれらの組合わせからなることを特徴とする特許請求
の範囲第(1)項記載の半導体集積回路装置。
(2) Claim (1) characterized in that the high melting point metal is made of any one of tungsten (W), molybdenum (Mo), and titanium (Ti) or a combination thereof. semiconductor integrated circuit devices.
JP29581086A 1986-12-11 1986-12-11 Semiconductor integrated circuit device Pending JPS63147346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29581086A JPS63147346A (en) 1986-12-11 1986-12-11 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29581086A JPS63147346A (en) 1986-12-11 1986-12-11 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPS63147346A true JPS63147346A (en) 1988-06-20

Family

ID=17825457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29581086A Pending JPS63147346A (en) 1986-12-11 1986-12-11 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS63147346A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278255A (en) * 1987-04-30 1988-11-15 Yokogawa Hewlett Packard Ltd Interlayer connection for integrated circuit
JPH04122050A (en) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp Semiconductor device
JP2006040986A (en) * 2004-07-23 2006-02-09 Sony Corp Solid-state imaging device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278255A (en) * 1987-04-30 1988-11-15 Yokogawa Hewlett Packard Ltd Interlayer connection for integrated circuit
JPH04122050A (en) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp Semiconductor device
JP2006040986A (en) * 2004-07-23 2006-02-09 Sony Corp Solid-state imaging device and its manufacturing method

Similar Documents

Publication Publication Date Title
US4998157A (en) Ohmic contact to silicon substrate
US6157082A (en) Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US5266519A (en) Method for forming a metal conductor in semiconductor device
JPH06125013A (en) Semiconductor device and its manufacture
JP3104534B2 (en) Semiconductor device and its manufacturing method.
JPH04229618A (en) Integrated circuit device contact and formation method thereof
JPS63147346A (en) Semiconductor integrated circuit device
JPH11145141A (en) Semiconductor device
EP0415526A2 (en) Semiconductor device having wiring layers
JP3594888B2 (en) Semiconductor device and manufacturing method thereof
JP2850380B2 (en) Method for manufacturing semiconductor device
JPH10209276A (en) Wiring forming method
JPH04116953A (en) Semiconductor device provided with plated wiring layer and manufacture thereof
KR0139599B1 (en) Mechod of forming metal wiring in semiconducotr device
JPS62235775A (en) Semiconductor device and manufacture theeof
JP3533022B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH0251273A (en) Semiconductor integrated circuit device
JPH0547764A (en) Semiconductor device and its manufacture
JPH05267475A (en) Wiring formation
JPH02134847A (en) Semiconductor device and its manufacture
JP2000323476A (en) Wiring structure and its manufacture
JPH05136085A (en) Manufacture of semiconductor device
JPH04230036A (en) Integrated circuit interconnection method
JPH05102156A (en) Semiconductor device
JPH02156639A (en) semiconductor equipment