JPS63146668A - 画質調整装置 - Google Patents
画質調整装置Info
- Publication number
- JPS63146668A JPS63146668A JP61294081A JP29408186A JPS63146668A JP S63146668 A JPS63146668 A JP S63146668A JP 61294081 A JP61294081 A JP 61294081A JP 29408186 A JP29408186 A JP 29408186A JP S63146668 A JPS63146668 A JP S63146668A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fed
- composite video
- video signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 22
- 238000000926 separation method Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、磁気録画再生装置、テレビジョン装置等に利
用される画質調整装置に関するものである。
用される画質調整装置に関するものである。
従来の技術
第３図は、従来の画質調整装置の一例を示すブロック図
である。第３図において、入力端子１に入力された複合
映像信号は加算器２の一方の入力に供給されるとともに
ハイパスフィルタ３を介して利得制御回路４へ供給され
る。利得制御回路４で画質調整ボリューム５によって利
得制御並びに極性制御された信号が加算器２の他方の入
力に供給されることにより、周波数特性を補正された複
合映像信号が加算器２の出力信号として得られ、出力端
子６に供給される。
である。第３図において、入力端子１に入力された複合
映像信号は加算器２の一方の入力に供給されるとともに
ハイパスフィルタ３を介して利得制御回路４へ供給され
る。利得制御回路４で画質調整ボリューム５によって利
得制御並びに極性制御された信号が加算器２の他方の入
力に供給されることにより、周波数特性を補正された複
合映像信号が加算器２の出力信号として得られ、出力端
子６に供給される。
したがって、例えば第４図（−）に示すような信号が入
力端子１に入力された場合、ハイパスフィルタ３の出力
には例えば第４図中）に示すような信号が得られ、利得
制御回路４の出力が入力と同極性であれば出力端子６に
は例えば第４図（−）のような信号が得られ、逆極性で
あれば例えば第４図（ｄ）のような信号が得られる。
力端子１に入力された場合、ハイパスフィルタ３の出力
には例えば第４図中）に示すような信号が得られ、利得
制御回路４の出力が入力と同極性であれば出力端子６に
は例えば第４図（−）のような信号が得られ、逆極性で
あれば例えば第４図（ｄ）のような信号が得られる。
発明が解決しようとする問題点
しかしながら前述のような構成では、第４図（Ｃ）。
（ｄ）のように同期信号部分の波形も変化するため、画
質調整の度合いによってテレビジョン画面上に表示され
る位置が両面の水平方向に移動したり、極端な場合には
同期乱れを生じるなどの問題があった。
質調整の度合いによってテレビジョン画面上に表示され
る位置が両面の水平方向に移動したり、極端な場合には
同期乱れを生じるなどの問題があった。
本発明は前記問題点に鑑み、同期信号部分の波形変化が
少ない画質調整装置を提供するものである。
少ない画質調整装置を提供するものである。
間四点を解決するための手段
前記問題点を解決するために、本発明の画質調整装置は
、複合映像信号の同期信号を取り出す同期分離回路と、
該同期分離回路の出力信号を所定の時間だけ遅延する遅
延回路と該遅延回路の出力信号から所定の幅の制御パル
スを発生するパルス発生手段と、前記複合映像信号の高
域成分を取り出すハイパスフィルタと、前記複合映像信
号と前記・・イバスフィルタの出力信号とを加算し、か
つ、その加算比率が前記制御パルスに応じて制御される
加算手段とを具備するような構成としたものである。
、複合映像信号の同期信号を取り出す同期分離回路と、
該同期分離回路の出力信号を所定の時間だけ遅延する遅
延回路と該遅延回路の出力信号から所定の幅の制御パル
スを発生するパルス発生手段と、前記複合映像信号の高
域成分を取り出すハイパスフィルタと、前記複合映像信
号と前記・・イバスフィルタの出力信号とを加算し、か
つ、その加算比率が前記制御パルスに応じて制御される
加算手段とを具備するような構成としたものである。
作 用
本発明は前述したような構成によって、複合映像信号の
水平ブランキング期間に相当する制御パルスを発生させ
て、その期間には補正信号すなわちハイパスフィルタの
出力信号が原信号すなわち入力された複合映像信号に加
算される比率を変化させて、同期信号部分では修正信号
がほとんど加算されないあるいは全く加算されないよう
に動作するので、これによれば画質調整時における同期
信号部分の波形変化を少なくあるいは皆無とすることが
できる。
水平ブランキング期間に相当する制御パルスを発生させ
て、その期間には補正信号すなわちハイパスフィルタの
出力信号が原信号すなわち入力された複合映像信号に加
算される比率を変化させて、同期信号部分では修正信号
がほとんど加算されないあるいは全く加算されないよう
に動作するので、これによれば画質調整時における同期
信号部分の波形変化を少なくあるいは皆無とすることが
できる。
実施例
以下、本発明の画質調整装置の一実施例について図面を
参照しながら説明する。
参照しながら説明する。
第１図は同実施例の要部ブロック図を示すものであり、
第３図と同一部分については同一符号を付している。
第３図と同一部分については同一符号を付している。
第１図において、入力端子１に入力された複合映像信号
は加算器２の一方の入力供給されるとともにハイパスフ
ィルタ（以下、ＨＰＦと略称する）３と同期分離回路７
に供給される。ＨＰＦ ３の出力は利得制御回路４で画
質調整ボリューム５によって利得制御並びに極性制御さ
れてスイッチ８に供給される。
は加算器２の一方の入力供給されるとともにハイパスフ
ィルタ（以下、ＨＰＦと略称する）３と同期分離回路７
に供給される。ＨＰＦ ３の出力は利得制御回路４で画
質調整ボリューム５によって利得制御並びに極性制御さ
れてスイッチ８に供給される。
一方、同期分離回路７は複合映像信号の同期信号に同期
した複合同期パルスを発生し、第１の遅延回路９に供給
する。第１の遅延回路９で所定の時間（例えばｅ ｏ
ｌｔｘ ）だけ遅延された複合同期パルスは第２の遅延
回路１０でその後縁を所定の時間（例えば１０μ５ｅｃ
）だけ遅延された後、スイッチ８へ制御信号として供給
される。スイッチ８は第２の遅延回路１０の出力信号に
よって開閉し、利得制御回路４の出力信号を所望の期間
だけ加算器２の他方の入力に供給するように動作する。
した複合同期パルスを発生し、第１の遅延回路９に供給
する。第１の遅延回路９で所定の時間（例えばｅ ｏ
ｌｔｘ ）だけ遅延された複合同期パルスは第２の遅延
回路１０でその後縁を所定の時間（例えば１０μ５ｅｃ
）だけ遅延された後、スイッチ８へ制御信号として供給
される。スイッチ８は第２の遅延回路１０の出力信号に
よって開閉し、利得制御回路４の出力信号を所望の期間
だけ加算器２の他方の入力に供給するように動作する。
したがって加算器２の出力信号としては、所望の期間だ
け周波数補正された複合映像信号が得られ、出力端子６
に供給される。
け周波数補正された複合映像信号が得られ、出力端子６
に供給される。
以上のように構成された本実施例の画質調整装置におい
て、第２図（、）に示すような複合映像信号が入力端子
１に入力された場合、ＨＰＦ ３の出力には例えば第２
図［有］）に示すような信号が得られる。
て、第２図（、）に示すような複合映像信号が入力端子
１に入力された場合、ＨＰＦ ３の出力には例えば第２
図［有］）に示すような信号が得られる。
一方、同期分離回路７の出力には第２図（ｃ）に示すよ
うな複合同期パルスが得られ第１の遅延回路９の出力に
は所定の時間Ｔ１（例えば６０μ５ｅｃ）だけ遅延され
た第２図（ｄ）に示すようなパルスが得られ、さらに第
２の遅延回路１０で後縁だけが所定の時間Ｔ２（例えば
１０μ５ｅｃ）だけ遅延された第２図（ｅ）に示すよう
なパルスが、スイッチ８へ制御信号として供給される。
うな複合同期パルスが得られ第１の遅延回路９の出力に
は所定の時間Ｔ１（例えば６０μ５ｅｃ）だけ遅延され
た第２図（ｄ）に示すようなパルスが得られ、さらに第
２の遅延回路１０で後縁だけが所定の時間Ｔ２（例えば
１０μ５ｅｃ）だけ遅延された第２図（ｅ）に示すよう
なパルスが、スイッチ８へ制御信号として供給される。
スイッチ８は制御信号がハイレベルの期間だけ開き、そ
の他の期間は閉じているものとすれば、スイッチ８の出
力には第２図（ｆ）に示すような信号が得ら・れるので
、利得制御回路４の出力信号の極性に応じて例えば第２
図（ｑ）あるいは０１）のような信号が得られる。いず
れも同期信号部分の波形変化がなく、かつ映像信号部分
の波形変化が充分に大きくなっている。また、第２図に
示した例では、水平ブランキング期間よりも若干広い期
間にわたって禁止するように設定しているが、これはも
っと広い期間でも良く、実際にテレビジョン画面に表示
されない期間は水平ブランキング期間よりも１μ窟程度
広い期間であるからそれ以内であれば特に支障はない。
の他の期間は閉じているものとすれば、スイッチ８の出
力には第２図（ｆ）に示すような信号が得ら・れるので
、利得制御回路４の出力信号の極性に応じて例えば第２
図（ｑ）あるいは０１）のような信号が得られる。いず
れも同期信号部分の波形変化がなく、かつ映像信号部分
の波形変化が充分に大きくなっている。また、第２図に
示した例では、水平ブランキング期間よりも若干広い期
間にわたって禁止するように設定しているが、これはも
っと広い期間でも良く、実際にテレビジョン画面に表示
されない期間は水平ブランキング期間よりも１μ窟程度
広い期間であるからそれ以内であれば特に支障はない。
発明の効果
以上述べたように本発明によれば、比較的簡単な構成に
よって、同期信号部分の波形変化がほとんどなく、かつ
充分な調整幅を有する画質調整装置を実現できる。
よって、同期信号部分の波形変化がほとんどなく、かつ
充分な調整幅を有する画質調整装置を実現できる。
第１図は本発明の画質調整装置の一実施例を示す要部ブ
ロック図、第２図はその動作を説明するための各部信号
波形図、第３図は従来の画質調整装置を示す要部ブロッ
ク図、第４図はその動作を説明するための各部信号波形
図である。 １・・・・・・入力端子、２・・・・・・加算器、３・
・・・・・ハイパスフィルタ、４・・・・・・利得制御
回路、６・・・・・・ボリューム、６・・・・・・出力
端子、７・・・・・・同期分離回路、８・・・・・・ス
イッチ、９，１０・・・・・・遅延回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ｔｓ３図 第 ４ 図
ロック図、第２図はその動作を説明するための各部信号
波形図、第３図は従来の画質調整装置を示す要部ブロッ
ク図、第４図はその動作を説明するための各部信号波形
図である。 １・・・・・・入力端子、２・・・・・・加算器、３・
・・・・・ハイパスフィルタ、４・・・・・・利得制御
回路、６・・・・・・ボリューム、６・・・・・・出力
端子、７・・・・・・同期分離回路、８・・・・・・ス
イッチ、９，１０・・・・・・遅延回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ｔｓ３図 第 ４ 図
Claims (1)
- 複合映像信号の同期信号を取り出す同期分離回路と、該
同期分離回路の出力信号を所定の時間だけ遅延する遅延
回路と、該遅延回路の出力信号から所定の幅の制御パル
スを発生するパルス発生手段と、前記複合映像信号の高
域成分を取り出すハイパスフィルタと、前記複合映像信
号と前記ハイパスフィルタの出力信号とを加算し、かつ
、その加算比率が前記制御パルスに応じて制御される加
算手段とを具備してなることを特徴とする画質調整装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61294081A JPS63146668A (ja) | 1986-12-10 | 1986-12-10 | 画質調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61294081A JPS63146668A (ja) | 1986-12-10 | 1986-12-10 | 画質調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63146668A true JPS63146668A (ja) | 1988-06-18 |
Family
ID=17803039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61294081A Pending JPS63146668A (ja) | 1986-12-10 | 1986-12-10 | 画質調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63146668A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574075U (ja) * | 1990-11-27 | 1993-10-08 | 日本ビクター株式会社 | 映像信号の垂直輪郭補正回路 |
| EP1708491A2 (en) * | 2005-03-29 | 2006-10-04 | Pioneer Corporation | Image-quality adjusting apparatus, image-quality adjusting method, and display apparatus |
-
1986
- 1986-12-10 JP JP61294081A patent/JPS63146668A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574075U (ja) * | 1990-11-27 | 1993-10-08 | 日本ビクター株式会社 | 映像信号の垂直輪郭補正回路 |
| EP1708491A2 (en) * | 2005-03-29 | 2006-10-04 | Pioneer Corporation | Image-quality adjusting apparatus, image-quality adjusting method, and display apparatus |
| EP1708491A3 (en) * | 2005-03-29 | 2007-12-05 | Pioneer Corporation | Image-quality adjusting apparatus, image-quality adjusting method, and display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0569018A1 (en) | Gradation correcting apparatus | |
| JPS63146668A (ja) | 画質調整装置 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JP2890861B2 (ja) | 位相調整装置 | |
| JPS60134566A (ja) | 画質調整回路 | |
| JPH0153545B2 (ja) | ||
| JPH0718213Y2 (ja) | アパーチャ補正回路 | |
| JP2958935B2 (ja) | タイムベースコレクタ回路 | |
| JP2501517Y2 (ja) | 色調調整回路 | |
| JPS60192468A (ja) | 画質調整装置 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JPS594275A (ja) | ライン同期回路 | |
| JPS6038913B2 (ja) | 映像切換装置 | |
| JPH04373363A (ja) | 映像信号処理装置 | |
| JPH0413375A (ja) | 同期分離回路 | |
| JPS63146667A (ja) | 画質調整装置 | |
| JPS61267489A (ja) | カラ−画像信号の時間軸補正装置 | |
| JPH0763188B2 (ja) | 映像調整回路 | |
| JPH02205185A (ja) | 映像信号可変利得調整装置 | |
| JPH01238281A (ja) | 画質調整回路 | |
| JPS6166485A (ja) | フイ−ルド遅延装置 | |
| JPS5810903B2 (ja) | エイゾウシンゴウノリンカクホセイホウシキ | |
| JPS61161873A (ja) | 映像信号のクランプ回路 | |
| JPH02149086A (ja) | 映像信号切換装置 | |
| JPH066676A (ja) | ビデオイフェクター |