JPS63145538A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS63145538A JPS63145538A JP29271386A JP29271386A JPS63145538A JP S63145538 A JPS63145538 A JP S63145538A JP 29271386 A JP29271386 A JP 29271386A JP 29271386 A JP29271386 A JP 29271386A JP S63145538 A JPS63145538 A JP S63145538A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- flag
- request signal
- interrupt request
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005452 bending Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、割り込み要因をマスクする機能を有するデ
ータ処理装置に関するものである。
ータ処理装置に関するものである。
（従来の技術）
第２図は、例えば三菱電機発行の「三菱ワンチップ８ビ
ツトＣＭＯＳマイクロコンピュータハードウェア ユー
ザーズマニュアル ＭＥＬＰＳ７４０」に示された従来
のデータ処理装置の構成を示す図である。
ツトＣＭＯＳマイクロコンピュータハードウェア ユー
ザーズマニュアル ＭＥＬＰＳ７４０」に示された従来
のデータ処理装置の構成を示す図である。
この図において、１はデータ処理装置、２〜４は外部要
因または内部要因によって発生した割り込み要求信号、
５〜７はインタラプトマスクフラグ、８はクローバルな
割り込み要求信号、９〜１１は前記インタラプトマスク
フラグ５〜７の状態によって決定されたマスク機能検査
後の割り込み要求信号である。
因または内部要因によって発生した割り込み要求信号、
５〜７はインタラプトマスクフラグ、８はクローバルな
割り込み要求信号、９〜１１は前記インタラプトマスク
フラグ５〜７の状態によって決定されたマスク機能検査
後の割り込み要求信号である。
次に動作について説明する。
例えば、データ処理装置１にアクティブな割り込み要求
信号２が人力されると、インタラプトマスクフラグ５の
状態によってマスク機能検査後の割り込み要求信号９の
状態が変化する。すなわち、インタラプトマスクフラグ
５がマスク状態にあると、割り込み要求信号９にはアク
ティブな割り込み要求信号は発生しないし、逆にインタ
ラプトマスクフラグ５がマスク状態にない場合は、割り
込み要求信号９にはアクティブな割り込み要求信号が発
生する。そして、割り込み要求信号９にアクティブな割
り込み要求信号が発生すると、クローバルな割り込み要
求信号８にアクティブな割り込み要求信号が発生する。
信号２が人力されると、インタラプトマスクフラグ５の
状態によってマスク機能検査後の割り込み要求信号９の
状態が変化する。すなわち、インタラプトマスクフラグ
５がマスク状態にあると、割り込み要求信号９にはアク
ティブな割り込み要求信号は発生しないし、逆にインタ
ラプトマスクフラグ５がマスク状態にない場合は、割り
込み要求信号９にはアクティブな割り込み要求信号が発
生する。そして、割り込み要求信号９にアクティブな割
り込み要求信号が発生すると、クローバルな割り込み要
求信号８にアクティブな割り込み要求信号が発生する。
上記のような従来のデータ処理装置は、以上のように構
成されているので、例えばインタラプトマスクフラグ５
がマスク状態のためにマスク機能検査後の割り込み要求
信号９がマスクされている場合に、マスク状態によって
一時保留になっている割り込み要求信号２の有無を調査
する方法がないという問題点があった。
成されているので、例えばインタラプトマスクフラグ５
がマスク状態のためにマスク機能検査後の割り込み要求
信号９がマスクされている場合に、マスク状態によって
一時保留になっている割り込み要求信号２の有無を調査
する方法がないという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、マスク機能によって一時保留されている割り込み
要求信号の有無を調査できるデータ処理装置を得ること
を目的とする。
ので、マスク機能によって一時保留されている割り込み
要求信号の有無を調査できるデータ処理装置を得ること
を目的とする。
この発明に係るデータ処理装置は、インタラプトマスク
フラグによって保留させられている割り込み要求信号の
有無を検出して出力する検出手段を備えたものである。
フラグによって保留させられている割り込み要求信号の
有無を検出して出力する検出手段を備えたものである。
この発明においては、検出手段によってインタラプトマ
スクフラグによって保留させられている割り込み要求信
号の有無が検出され、インタラブドベンディングフラグ
として出力される。
スクフラグによって保留させられている割り込み要求信
号の有無が検出され、インタラブドベンディングフラグ
として出力される。
（実施例）
第１図はこの発明のデータ処理装置の一実施例の構成を
示す図である。この図において、第２図と同一符号は同
一部分を示し、１２はマスク機能によって一時保留され
ている割り込み要求信号の有無を示すインタラブドベン
ディングフラグ、１３はトライステートバッファ、１４
は前記インタラブドベンディングフラグ１２の読み出し
信号、１５は前記読み出し信号１４がアクティブのとき
に前記インタラブドベンディングフラグ１２の内容を示
す出力信号である。１６は保留されている割り込み要求
信号の有無の検出手段としてのインタラブドベンディン
グフラグ検出手段で、トライステートバッファ１３．イ
ンバータ１６ａ〜１６ｃ、アンドゲート１６ｄ〜１６ｆ
およびオアゲート１６ｇとから構成され、読み出し信号
１４によってその出力が制御されている。
示す図である。この図において、第２図と同一符号は同
一部分を示し、１２はマスク機能によって一時保留され
ている割り込み要求信号の有無を示すインタラブドベン
ディングフラグ、１３はトライステートバッファ、１４
は前記インタラブドベンディングフラグ１２の読み出し
信号、１５は前記読み出し信号１４がアクティブのとき
に前記インタラブドベンディングフラグ１２の内容を示
す出力信号である。１６は保留されている割り込み要求
信号の有無の検出手段としてのインタラブドベンディン
グフラグ検出手段で、トライステートバッファ１３．イ
ンバータ１６ａ〜１６ｃ、アンドゲート１６ｄ〜１６ｆ
およびオアゲート１６ｇとから構成され、読み出し信号
１４によってその出力が制御されている。
次に動作について説明する。
データ処理装置１の割り込み要求信号２〜４にアクティ
ブな割り込み要求信号が人力されたときに、各割り込み
要求信号に対応したインタラプトマスクフラグ５〜７が
マスク状態にあると、マスク機能検査後の割り込み要求
信号９〜１１がマスクされる。マスク機能検査後の割り
込み要求信号９〜１１の中にマスク機能によって一時保
留になっている割り込み要求信号があると、インタラブ
ドベンディングフラグ検出手段１６でインタラブドベン
ディングフラグ１２が検出されセットされる。このイン
タラブドベンディングフラグ１２は、割り込み要求信号
２〜４へのアクティブな割り込み要求信号が解除される
か、各割り込み要求信号２〜４に対応したインタラプト
マスクフラグ５〜７のマスク状態が解除されるまではセ
ットされている。このような状態でマスク機能によって
一時保留されている割り込み要求信号の有無を調査する
ためには、読み出し信号１４をアクティブにし、インタ
ラブドベンディングフラグ１２の内容をトライステート
バッファ１３を介して出力信号１５に出力する。
ブな割り込み要求信号が人力されたときに、各割り込み
要求信号に対応したインタラプトマスクフラグ５〜７が
マスク状態にあると、マスク機能検査後の割り込み要求
信号９〜１１がマスクされる。マスク機能検査後の割り
込み要求信号９〜１１の中にマスク機能によって一時保
留になっている割り込み要求信号があると、インタラブ
ドベンディングフラグ検出手段１６でインタラブドベン
ディングフラグ１２が検出されセットされる。このイン
タラブドベンディングフラグ１２は、割り込み要求信号
２〜４へのアクティブな割り込み要求信号が解除される
か、各割り込み要求信号２〜４に対応したインタラプト
マスクフラグ５〜７のマスク状態が解除されるまではセ
ットされている。このような状態でマスク機能によって
一時保留されている割り込み要求信号の有無を調査する
ためには、読み出し信号１４をアクティブにし、インタ
ラブドベンディングフラグ１２の内容をトライステート
バッファ１３を介して出力信号１５に出力する。
この発明は以上説明したとおり、インタラプトマスクフ
ラグによって保留させられている割り込み要求信号の有
無を検出して出力する検出手段を備えたので、検出手段
から出力されるインタラプトマスクフラグによって保留
させられている割り込み要求信号の有無の調査が可能に
なり、処理効率の高いデータ処理装置が得られるという
効果がある。
ラグによって保留させられている割り込み要求信号の有
無を検出して出力する検出手段を備えたので、検出手段
から出力されるインタラプトマスクフラグによって保留
させられている割り込み要求信号の有無の調査が可能に
なり、処理効率の高いデータ処理装置が得られるという
効果がある。
第１図はこの発明のデータ処理装置の一実施例の構成を
示す図、第２図は従来のデータ処理装置の構成を示す図
である。 図において、１はデータ処理装置、２〜４は割り込み要
求信号、５〜７はインタラプトマスクフラグ、８はグロ
ーバルな割り込み要求信号、９〜１１はマスク機能検査
後の割り込み要求信号、１２はインタラブドベンディン
グフラグ、１３はトライステートバッファ、１４はイン
タラブドベンディングフラグの読み出し信号、１５はイ
ンタラブドベンディングフラグの内容を示す出力信号、
１６はインタラブドベンディングフラグ検出手段である
。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第２図
示す図、第２図は従来のデータ処理装置の構成を示す図
である。 図において、１はデータ処理装置、２〜４は割り込み要
求信号、５〜７はインタラプトマスクフラグ、８はグロ
ーバルな割り込み要求信号、９〜１１はマスク機能検査
後の割り込み要求信号、１２はインタラブドベンディン
グフラグ、１３はトライステートバッファ、１４はイン
タラブドベンディングフラグの読み出し信号、１５はイ
ンタラブドベンディングフラグの内容を示す出力信号、
１６はインタラブドベンディングフラグ検出手段である
。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第２図
Claims (1)
- 外部要因または内部要因によって発生した割り込み要求
信号を２個以上受け付ける機能を有し、かつ前記割り込
み要求信号の全部または一部を選択的にマスクするイン
タラプトマスクフラグを１個以上備えたデータ処理装置
において、前記インタラプトマスクフラグによって保留
させられている割り込み要求信号の有無を検出して出力
する検出手段を備えたことを特徴とするデータ処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29271386A JPS63145538A (ja) | 1986-12-09 | 1986-12-09 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29271386A JPS63145538A (ja) | 1986-12-09 | 1986-12-09 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63145538A true JPS63145538A (ja) | 1988-06-17 |
Family
ID=17785347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29271386A Pending JPS63145538A (ja) | 1986-12-09 | 1986-12-09 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63145538A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299128A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 割り込み制御回路及び割り込み制御方法 |
| JP2012094152A (ja) * | 2011-10-31 | 2012-05-17 | Renesas Electronics Corp | マルチプロセッサシステム及び割り込み制御方法 |
-
1986
- 1986-12-09 JP JP29271386A patent/JPS63145538A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299128A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 割り込み制御回路及び割り込み制御方法 |
| JP2012094152A (ja) * | 2011-10-31 | 2012-05-17 | Renesas Electronics Corp | マルチプロセッサシステム及び割り込み制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003722A (ko) | 타이머 장치 | |
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| JPS63145538A (ja) | デ−タ処理装置 | |
| KR910006855A (ko) | 인터럽트 제어회로 | |
| JPS63159938A (ja) | デ−タ処理装置 | |
| KR930008577A (ko) | 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로 | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JPH04343147A (ja) | 割込制御方式 | |
| KR940015870A (ko) | 데이타 처리장치의 인터럽트 처리 장치 | |
| JPH01276262A (ja) | Ｄｍａ装置 | |
| KR910010346A (ko) | 전력 장애 처리 회로를 갖는 제어 시스템 | |
| JPS63271512A (ja) | 複数の中央演算処理装置のリセツト回路 | |
| KR880011679A (ko) | Dma 억세스 중재 장치 | |
| JPS5723133A (en) | Priority interruption system | |
| KR900010554A (ko) | 마이크로 프로세서의 폭주감시 회로 | |
| JPS6249432A (ja) | 入力用パルス積算装置 | |
| RU97107751A (ru) | Система диагностирования цифровых устройств | |
| JPH01113875A (ja) | 画像入力装置 | |
| KR910017321A (ko) | 고속 디지탈 신호 분석 장치 | |
| KR910016150A (ko) | 3-상태(tri-state)방지용 논리회로 | |
| KR950020194A (ko) | 인터트립라인의 공유장치 | |
| KR970016980A (ko) | 난 마스커블 인터럽트 결정 회로 | |
| KR910021042A (ko) | 타이머 시스템 | |
| JPH02130015A (ja) | 半導体集積回路 | |
| JPH038782U (ja) |