JPS63143852A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPS63143852A JPS63143852A JP61290480A JP29048086A JPS63143852A JP S63143852 A JPS63143852 A JP S63143852A JP 61290480 A JP61290480 A JP 61290480A JP 29048086 A JP29048086 A JP 29048086A JP S63143852 A JPS63143852 A JP S63143852A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- pin
- transfer molding
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/884—
-
- H10W90/756—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、aktiのリードピンが多列状に配設したピ
ングリッドアレイ(PGA)半導体装置に関し、籍にパ
ッケージ基板全体をトランスファモールドに工り樹脂封
止したPGA牛轟体装置とその製造方法に関する。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a pin grid array (PGA) semiconductor device in which AKTI lead pins are arranged in multiple rows, and in which the entire package substrate is fabricated by transfer molding. This invention relates to a resin-sealed PGA bulldozer device and a manufacturing method thereof.
(従来技術おLび発明が解決しLプとする問題点)従来
の樹脂封止PGA牛尋体装眩の構造を第6図に示す0こ
の半導体装置においては、ガラスエポキシ基板のLうな
パッケージ基板1(2)底面に対して垂直に突出した複
数のリードピン2が多列状に配設している。この半導体
装置では。(Prior Art and Problems Solved by the Invention) The structure of a conventional resin-sealed PGA headlight body is shown in FIG. A plurality of lead pins 2 protruding perpendicularly to the bottom surface of the substrate 1 (2) are arranged in multiple rows. In this semiconductor device.
パッケージ基板lの上に俗軌し九半尋体ナツプ3と、こ
の牛纏体ナッグの谷奄憔と基板配線4とを接続するため
のワイヤー5とと、エポキシ系オたはシリコン系のボッ
ティング樹脂6で對止することに工V1周囲環境に対す
る1ば粗性を惰保している。この工うなパッケージgm
でu、w脂封止をエボ千ン系ボッティング樹脂にて行
った場合には、倍唄注で実績のめるトランスファモール
ド嘔れたデュアルインライン形パッケージの半導体装置
と比較して信頼性が劣る。また、封止?#シリコン系ボ
ッディング樹脂にて行つ′f/:、場会には、創δ己デ
ュアルインライン形パッケージの半導体装置に比較して
、半導体チップに注目すれは同等以上の1g頼性ヲ南す
る場合がろるが、パッケージ基板lで含めたパッケージ
全体からみたgi租注、特に耐湿性は劣る。On the package substrate L, there are placed a 3-piece nap 3, a wire 5 for connecting the cap of the cow-shaped nap to the board wiring 4, and a box made of epoxy or silicon. The coating resin 6 maintains the roughness of the workpiece V1 against the surrounding environment. This craft package gm
When U and W resin sealing is performed using Evosen series botting resin, the reliability is inferior to that of a semiconductor device of a dual in-line package, which has a proven track record of transfer molding and failure. Also, sealed? # When using silicone-based bodding resin, the focus is on semiconductor chips that have the same or higher 1g reliability compared to semiconductor devices in dual in-line packages. However, from the perspective of the entire package including the package substrate 1, the moisture resistance, especially the moisture resistance, is poor.
また、従来の樹脂對止PGA″P尋体装置の他の構造を
第7図に示す。この半導体装置の構造においては、at
L6図におけるボッティング樹脂6の代りに、トランス
ファモールドによる樹脂7で半導体ナツプ3を含むパッ
ケージ基板lの片面および側面を封止することにニジ周
囲環境に対する信頼性r確保している。従って、この半
導体装置は第6図に示す半導体装置に比較して信頼性は
向上するが、パッケージ基板の片面は基板面が露出して
いるため、811記トランスフアモールドさrtたデュ
アルインライン形パッケージの半導体W7c電と比較し
て1ぎ粗性が劣る0また、第7図に示す半導体装置のm
造においては、半導体チップをパッケージ基板の下11
4I11丁なわちリードピン突出側に搭載することはで
きない。FIG. 7 shows another structure of the conventional resin-blocking PGA''P body device. In the structure of this semiconductor device, at
Reliability against the surrounding environment is ensured by sealing one side and side surfaces of the package substrate l including the semiconductor nap 3 with a transfer molded resin 7 instead of the botting resin 6 in Figure L6. Therefore, this semiconductor device has improved reliability compared to the semiconductor device shown in FIG. 6, but since one side of the package substrate is exposed, the dual in-line package is In addition, the semiconductor device shown in FIG.
In manufacturing, the semiconductor chip is placed under the package substrate.
4I11, that is, it cannot be mounted on the side where the lead pin protrudes.
さらに、特開昭60−227457号公報においては、
@8図に示す構造の樹脂1止PGA半導体装置が開示嘔
nている。この半導体装置においては、1回のトランス
ファモールドにエフ成形し7111脂パツケージハウジ
ング8に半導体ナツプ3を搭載し几ヒートシンク9を超
音波浴層筐次は接層剤で接合し、半導体チップ3の1j
L憔とパッケージハウジング8のリードフレームlOの
間とをワイヤー5にて接続した後、プラスチックカバー
11が超音v#INに工9パツケージノ−ウジング8に
接合される。この半導体装置の構造においては、1回の
トランスファモールド成形にLつて得らnるのは半導体
装置の一栴成部分であるパッケージハウジング8であり
、半導体チップ3ft搭載したヒートシンク9お工びプ
ラスチックカバー11とをノ(ツケージノ\ウジングと
は別に用葱してパッケージノ・ウジングに接合しなけれ
ばなL−)ないo−f友、この半導体装置の構造におい
て3列以上のピン配列を得るためには。Furthermore, in Japanese Patent Application Laid-Open No. 60-227457,
A single-resin PGA semiconductor device having the structure shown in Figure 8 has been disclosed. In this semiconductor device, the semiconductor chip 3 is F-molded in one transfer mold, the semiconductor nap 3 is mounted on the 7111 resin package housing 8, the heat sink 9 is bonded to the ultrasonic bath layer, and the semiconductor chip 3 is bonded with a bonding agent.
After connecting the wire 5 with the lead frame 10 of the package housing 8, the plastic cover 11 is joined to the package housing 8 on the ultrasonic V#IN. In the structure of this semiconductor device, what is obtained in one transfer molding process is a package housing 8, which is one part of the semiconductor device, a heat sink 9 on which a 3-ft semiconductor chip is mounted, and a plastic cover. In order to obtain a pin arrangement of three or more rows in the structure of this semiconductor device, the teeth.
2回以上のトランスファモールド工程を必要とする。こ
のため、この半導体装置の構造においてU、ILglの
トランスファモールドに工ってノくッケージハウジング
を成形するとともに、半導体チップをも同時に樹脂封止
する工うな半導体装置に比較して製造工程が複雑になる
。また、この半導体装置の構造に2いては、トランスフ
ァモールドを行う際に、リードフレーム10の端部のリ
ードピンとなる部分全成形金型の孔に隙間のない工うに
挿入する公安がめるO前記間隙部を作らない理由は、ト
ランスファモールド時にこの間隙部toって樹脂が流n
込み、リードピンの周囲に樹脂が付層するのを防ぐmめ
である。しかし、リードフレームのピン部分を金型の孔
に容易に挿入する九めには、ピン部分と金型の孔との間
に隙間が必要である。この几め、トランスファモールド
時に樹脂がこの隙間に流れ込み、ピンの周囲に付層して
しまう。この付層し次倒脂t−,この後の工程で除去す
ることは非常に困難である。Requires two or more transfer molding steps. Therefore, in the structure of this semiconductor device, the manufacturing process is more complicated than that of a semiconductor device, in which the U and ILgl transfer molds are used to mold the cage housing, and the semiconductor chip is also sealed with resin at the same time. become. In addition, in structure 2 of this semiconductor device, when performing transfer molding, the part of the lead pin at the end of the lead frame 10 is inserted into the hole of the molding die without a gap. The reason why this is not done is that resin flows through this gap during transfer molding.
This is to prevent resin from forming around the lead pin. However, in order to easily insert the pin portion of the lead frame into the hole of the mold, a gap is required between the pin portion and the hole of the mold. Due to this reduction, resin flows into this gap during transfer molding and forms a layer around the pin. It is very difficult to remove this layer of fallen fat in subsequent steps.
嘔ら゛に[飢特開昭61−150254号公報において
は、第9図に示す構造の樹脂封止PGA半導体装置が開
示されている。この半導体装直に訃いては、@1回目の
トランスファモールド工程によりリードフレーム12.
13の一部と半導体チップ3とを樹脂封止し友後に、外
側列のリードフレーム13に設は九小孔を遡して内側列
のリードフレーム12 ftポンチにて下方に折シ曲げ
、その後!2回目のトランスファモールドに工り ′内
側列のリードフレーム12ヲ折曲げるために用いる小孔
と、内側列リードフレーム12および外側列リードフレ
ーム13のIA9の部分を倒脂到止し、最後に外側列の
リードフレーム13 ’に下方へ折曲げるという製造方
法を採用している。この半導体装置では、ピンを多数列
形成する九めに多数回のトランスファモールド工程を必
要とし、製造工程が増力nする。゛また、多数回のトラ
ンスファモールド工程のうち、8g2回目以降のトラン
スファモールドを行う場合に、水子方向に延びているピ
ン列とともに、既に下方に折曲けられているピン列があ
る。このF方に折曲げられているピン列を含めてトラン
スファモールドを行うには、前記した工うにピンと成形
金型とを隙間のないように密層式せる必要がめ9、また
止むを得ず隙間ができてトランスファモールド時に樹脂
が隙間を通って流n込み、ピン周囲に樹脂が付層し7′
2:ya会、この部分の樹脂を除去しなければならない
。しかし、この樹脂封止PGA#−尋体装置の製造方法
においては、下方に折曲げられたピンと成形金型とを密
層させる方法お工びピン周囲に樹脂が付層した場合の樹
脂の泳去方法は開示さnていない。さらに、この半導体
装置の横這では、多数列のリードフレームの相互が、薄
い絶縁j@ヲ介して互いに嵐なり合う部分がめるため、
砥気1百号のクロストークが増大するという欠点がある
。Specifically, Japanese Patent Application Laid-Open No. 150254/1983 discloses a resin-sealed PGA semiconductor device having the structure shown in FIG. When this semiconductor device is directly removed, the lead frame 12.
After sealing a part of the lead frame 13 and the semiconductor chip 3 with resin, make nine small holes in the lead frame 13 in the outer row, bend the lead frame 12 in the inner row downward with a 2-ft punch, and then ! Machining the second transfer mold 'The small hole used for bending the inner row lead frame 12 and the IA9 part of the inner row lead frame 12 and the outer row lead frame 13 are filled with lubricant, and finally the outer row lead frame 12 is bent. A manufacturing method is adopted in which the row lead frames 13' are bent downward. This semiconductor device requires multiple transfer molding steps to form multiple rows of pins, which increases the manufacturing process.゛Furthermore, when performing the 8g second transfer molding among the multiple transfer molding steps, there are pin rows that are already bent downward as well as pin rows extending in the water direction. In order to carry out transfer molding including the row of pins bent in the F direction, it is necessary to form the pins and the molding die in a dense layer with no gaps in the above-mentioned process. During transfer molding, the resin flows through the gap and forms a layer of resin around the pin.
2: Ya meeting, this part of the resin must be removed. However, in the manufacturing method of this resin-sealed PGA#-body device, the pin bent downward and the molding die are closely layered, and when the resin is layered around the pin, the resin migration occurs. The method of removal was not disclosed. Furthermore, when this semiconductor device is installed horizontally, multiple rows of lead frames meet each other through thin insulation, so
There is a drawback that the crosstalk of Toki No. 100 increases.
上記の樹脂封止形PGAの他に、PGAとしてはセラミ
ック形PGAがめる。しかし、セラミック形PGAは製
造工程が多く、ま次PGAの単価が樹脂封止形PGAに
比較して高くなるという欠点がある。In addition to the above-mentioned resin-sealed PGA, ceramic-type PGAs are also available. However, the ceramic type PGA requires many manufacturing steps and has the drawback that the unit price of the primary PGA is higher than that of the resin-sealed type PGA.
(発明の目的)
不発明は上記の欠点を抜書するために提案さ1rLfc
もので、信頼性を向上させ、#i遣工根を簡略化したト
ランスファモールド成形による樹脂封止PGA牛尋体装
置と、その製造方@全提供することを目的とする。(Object of the invention) The invention is proposed to overcome the above drawbacks.
The purpose of the present invention is to provide a resin-sealed PGA cow body device by transfer molding that improves reliability and simplifies #i construction, and its manufacturing method.
(問題点を解決するための+段)
前記目的を達成するため本発明による半導体装fは、軸
方向に刈して垂直方向に少くとも1つ以上のふくらみを
有するリードピンが挿入され、半導体チップが搭載され
たパッケージ基板の全体t1回のトランスファモールド
成形にニジ樹脂刺止することt−特徴とする〇
また本発明にLる半導体装置の製逅方法は一軸方向に対
して垂直方向に少くとも1つ以上のふくらみ部を有する
リードピンを孔あき金属板上に配列する工程と、前記配
列されたピンをノくッケージ基板に植込み、前記ピンと
パッケージ基板の配線とを接続する工程と、前記パッケ
ージ基板に半纏体チップを搭載し、半導体チップの各電
極とパッケージ基板の配線とを電気的に接続する工程と
、ピンをトランスファモールドの成形金型に密着させ保
持する工程と、l(ロ)のトランスファモールドにエフ
パッケージ基板全体を樹IJ¥1封止する工程とを有す
ることを特徴とする。(Step + for solving the problem) In order to achieve the above object, a semiconductor device f according to the present invention is provided with a semiconductor device f in which a lead pin having at least one bulge is inserted in the vertical direction by cutting in the axial direction. The method for manufacturing a semiconductor device according to the present invention is characterized in that the entire package substrate on which is mounted is embossed with resin in one transfer molding process. a step of arranging lead pins having one or more bulges on a perforated metal plate; a step of implanting the arranged pins into a cage board; connecting the pins to wiring of a package board; and a step of connecting the pins to the wiring of the package board. The process of mounting a semi-integrated chip on the semiconductor chip and electrically connecting each electrode of the semiconductor chip to the wiring of the package substrate, the process of holding the pins in close contact with the molding die of the transfer mold, and the process of transferring The method is characterized by a step of sealing the entire F-package board in a mold with a resin IJ.
次に本発明の51!施例について説明する。なお笑施ガ
に一つの例示でろうて2本発明の梢神を逸脱しない範囲
で損々の変更あるいは改良を行ないうろことはMうまで
もない。Next, 51 of the present invention! An example will be explained. It goes without saying that, just as an example, we may make some unfavorable changes or improvements without departing from the principles of the present invention.
第1図<&) 、 (b)に、本発明の一冥施例による
半導体装置の#tlr面図および織囲凶である0この半
導体装置では、リードピン2を挿入し次パックージ基板
lに半導体テップ3が搭載さrt、、この半導体チップ
の各X極と前記パッケージ基板の配線4とがワイヤー5
で接続されている。パッケージ基板の全体は、樹脂14
にエリ封止さnる〇しかしてピンのふくらみ部2aは樹
脂14内に埋設されている。ピン2の一部は、第2図(
a)ないしくd)に示す工うな形状に太く形成してふく
らみ部2aが設けられている0このピンのふくらみは、
後述するLうに、PGA半導体装置の製造工程において
トランスファモールドを行う際に、成形金型の孔に樹脂
が流れ込むのを防止する効果がろる0この半導体装置1
は鴨 ピンが多列状に配列さrtx従米従来GA#−導
体装置と互換性があり、従来のPGAと同一の装置に使
用することができる。tm&半尋半導ップが搭載さn′
fI−パッケージ基板の全体がトランスファモールドに
よる樹脂で封止されているため、従来の樹脂封止デュア
ルインラインパッケージ半導体装置と同等の信頼性を唯
保することができる。FIG. 1<&), (b) shows a #tlr side view and a diagram of a semiconductor device according to one embodiment of the present invention. In this semiconductor device, lead pins 2 are inserted, and then the semiconductor step 3 is mounted, each X pole of this semiconductor chip and the wiring 4 of the package board are connected to the wire 5.
connected with. The entire package board is made of resin 14.
However, the bulge 2a of the pin is embedded in the resin 14. A part of pin 2 is shown in Figure 2 (
The bulge of this pin is formed thickly into the shape shown in a) to d) and has a bulge 2a.
As will be described later, this semiconductor device 1 is effective in preventing resin from flowing into the holes of the molding die when transfer molding is performed in the manufacturing process of PGA semiconductor devices.
The duck pins are arranged in multiple rows and are compatible with conventional GA#-conductor devices and can be used in the same devices as conventional PGA. Equipped with tm & half fathom half cup n'
Since the entire fI-package substrate is sealed with resin by transfer molding, it is possible to maintain reliability equivalent to that of a conventional resin-sealed dual in-line package semiconductor device.
次に1本発明による半導体装置の製造方法を第3図ない
し第5凶に基づいて説明する0萱ずtPGA#−導体装
置のピン配列に対応する工うに形成した孔15を有する
金属板16を用意し、この孔15にピン2を挿入する。Next, a method for manufacturing a semiconductor device according to the present invention will be explained based on FIGS. Prepare and insert the pin 2 into this hole 15.
この金属板にあける孔は、ピン形状が第2図(a)また
は(b)の工うに、金属板16の上に41ctiさnる
ピンにおけるふくれ部の下部が半面の場合には第3図(
a)のLうな形状に形成する。また、ピン形状が第2図
(c)または(d)のように、前記ピンのふくれ部の下
部がテーパを有する場合には、第3図(b)に示すよう
に金属板16にもテーパを有する孔を形成する0このL
うに、ピンをパッケージ基板の孔に挿入する前に、あら
かじめ金属板上にピ/を配列することにより、ピンのふ
くれ部のF部の高さを均一にそろえることができる。そ
のため、後のトランス7アモールドエ相において、成形
金型とピンのふくれ部の下部との密層性を毘めることが
できる。次に第4図に示す工うにl 前記のように金属
板16に配列されたピン2の位置に対応して孔17があ
けらn几ガラスエポキシ基板の工うなパッケージ基板1
e用意し、この孔17 eピン2へ挿入し、ピン2のふ
くれ部分2aの上部へ前記パッケージ基板1をwX置す
る。そして。If the pin shape is 41 cti above the metal plate 16 and the lower part of the bulge is half-sided, the hole to be drilled in this metal plate is as shown in Figure 3 (a) or (b). (
Form into the L-shape of a). In addition, when the shape of the pin is tapered at the lower part of the bulge as shown in FIG. 2(c) or (d), the metal plate 16 also has a taper as shown in FIG. 3(b). 0 This L forms a hole with
By arranging the pins on the metal plate in advance before inserting the pins into the holes in the package substrate, the heights of the F portions of the pin bulges can be made uniform. Therefore, in the subsequent amoled phase of the transformer 7, the tightness between the molding die and the lower part of the bulge of the pin can be maintained. Next, as shown in FIG. 4, holes 17 are drilled corresponding to the positions of the pins 2 arranged on the metal plate 16 as described above.
Prepare the package board 1, insert it into the hole 17e pin 2, and place the package substrate 1 above the bulge part 2a of the pin 2. and.
ピン2とパッケージ基板1の上の配線4とを、はんだ付
けなどの手段にニジ接合し、ピン2とパッケージ基板工
の上の配ltM4との間の電気的な接続を確保するとと
もに、パッケージ基板とピンとの機械的な接続も確保す
る。その仮、このようにしてa逍さnたビ/付パッケー
ジ基板を金属板16Lり取り出し、パッケージ基板lに
半導体チップ3を搭載し、前記″P婆棒体チップ各電極
とパッケージ基板1の配線とをワイヤーで接続する。こ
の工うにして完成し九パッケージ基板の全体をトランス
ファモールドにエリ樹脂封止する工程を以下に説明する
。まず、第5因に示す工うにパッケージ基板1のピン2
をトランスファモールド用成形金fi18の孔19に挿
入する。この孔19はピン2が容易に挿入できるように
、ピン下部の外形寸@工りも大きく形成しておく。次に
、成形金型18の孔19 t−4って下へ突出したピン
20部分を、機械的なチャックまたは磁石に工り保持す
ることでピン2のふくれ部分の下部と成形金型とをv!
j看させるとともに1パツケージ基板を金型内部で固定
さぜる。+JA械的チャックでピン金保持する除に、多
数列のピンのうちの一部のピンのふくn部の下部を通常
工り長く形成しておき、この長いピンのみを機械的なチ
ャックで保持しても工い。この長いピンは、後の工程で
通常の長さに切断する。磁石でピンを保持する場合には
、ピンの材買は磁石が吸層するものを用いることばいう
までもない。The pin 2 and the wiring 4 on the package board 1 are joined together by means such as soldering to ensure electrical connection between the pin 2 and the wiring 4 on the package board, and also to connect the wiring 4 on the package board 1. Also ensure mechanical connection between the pin and the pin. In that case, the metal plate 16L is taken out of the package board with the screws that has been passed in this way, the semiconductor chip 3 is mounted on the package board 1, and the wiring between each electrode of the "P" rod chip and the package board 1 is taken out. The process of sealing the entire package board in this manner into a transfer mold with plastic resin is explained below. First, connect the pins 2 of the package board 1 to
is inserted into the hole 19 of the transfer molding mold fi18. This hole 19 is formed with a large external dimension at the bottom of the pin so that the pin 2 can be inserted easily. Next, the portion of the pin 20 that protrudes downward through the hole 19 t-4 of the molding die 18 is held by a mechanical chuck or a magnet, thereby connecting the lower part of the bulging portion of the pin 2 and the molding die. v!
At the same time, one package substrate is fixed inside the mold. +JA In addition to holding the pins with a mechanical chuck, the lower part of the flange part of some of the pins in the multiple rows is usually machined to be long, and only these long pins are held with the mechanical chuck. Even if it is difficult. This long pin will be cut to regular length in a later step. When holding a pin with a magnet, it goes without saying that the material for the pin should be one that attracts the magnet.
そして、上側の金u20と下側の金fi18とを合わせ
てa!!脂を金型内に流し込み、樹脂モールドを行うと
第1図(a)に示す半導体装置が!!!!遺される0さ
らにスタンドオフピンの形成が公安な場合には、トラン
ス7アモールドを行ったPGA半導体装置のピンに金に
4または樹脂から成るスIJ −プを挿入し、はんだま
7’(は接看剤にてこのスリーブとピンとf:接続する
0
従って、この工うな製這方法によると、パッケージ基板
全体を樹脂封止し7′?、構造のPGA半導体装置を、
1回のトランスファモールドによりM造することができ
る。また、ピンの一部分に設けたふくれ部分の下部と金
型とが密層している友め、トランスファモールドを行う
際に、金型のピン挿入孔に樹脂が流れ込むのが防止でき
、従ってピン下部の周囲への樹脂の付層がないため、ピ
ンの周囲部分へ付層する余分な樹脂の除去工sf:省く
ことができる。Then, match the upper gold u20 and the lower gold fi18 and a! ! When the fat is poured into the mold and resin molding is performed, the semiconductor device shown in Figure 1(a) is produced! ! ! ! Furthermore, if it is public safety to form a standoff pin, insert a strip made of gold or resin into the pin of the PGA semiconductor device on which transformer 7 has been amolded, and solder 7' ( Therefore, according to this manufacturing method, the entire package board is sealed with resin and a PGA semiconductor device with a structure of 7' is made.
M-manufacturing can be performed by one transfer molding. In addition, since the lower part of the bulge provided on a part of the pin and the mold are in close contact with each other, when transfer molding is performed, resin can be prevented from flowing into the pin insertion hole of the mold. Since there is no layer of resin around the pin, the process of removing excess resin around the pin can be omitted.
なお、上記実施例では、パッケージ基板としてガラスエ
ポキシ基板のLつな通常のプリント配線基板の他に、フ
レキシブル基板の工うなLシ薄い基板を用いてもよい。In the above embodiments, in addition to an ordinary L-shaped printed wiring board such as a glass epoxy substrate, a thin L-shaped substrate such as a flexible substrate may be used as the package substrate.
フレキシブル基板をパッケージ基板として用いる場合に
は、牛導体チツ7%載部分にたわみが生じない工うに。When using a flexible board as a package board, it is important to avoid bending the part where the conductor is mounted.
牛尋体テップ悟賊部分の基板の部分は、プラスチック素
材lたは金属板により補強しておく。The part of the circuit board of the Gyuhintaip Gochi part is reinforced with a plastic material or a metal plate.
(発明の効果〕
不発側によれば、半導体チップが搭載さnたパッケージ
基板全体をトランスファモールドによる樹脂で封止する
ことに工9,1ぎ頼性で実績のある掴脂封止形デュアル
インライン形パッケージ牛導体装置と同等のiM lI
A性を確保することができる。本発明の裏通方法に工n
ば、1回のトランスファモールド工機にエリ、半導体チ
ップがWr載さn次パッケージ基板全体を樹脂封止して
PGA半導体装置を裏造でき、ま友トランスファモール
ド時にピン周囲への余分な樹脂の付層が防ける友め製造
工程が簡略化さ扛、かつセラミックPGA工りも安価な
樹脂封止PGA半導体装tJIIILt−得ることがで
きる。(Effects of the invention) According to the company, the grip sealing type dual in-line has a proven reliability in sealing the entire package substrate on which a semiconductor chip is mounted with resin using transfer molding. iM lI equivalent to type packaged conductor device
A property can be ensured. The back passage method of the present invention is
For example, it is possible to fabricate a PGA semiconductor device by sealing the entire n-th package board with a semiconductor chip mounted with resin on one transfer molding machine, and removing excess resin around the pins during transfer molding. Since layer buildup can be prevented, the manufacturing process is simplified, and a resin-sealed PGA semiconductor device can be obtained that is inexpensive in ceramic PGA processing.
第1凶(aJ、(b)は本発明の一実施例による樹脂封
止PGA半導体装置の町面図お工び底曲図、列するため
の孔あき金属板とリードピンの断面図%ag4図は孔あ
き金属板に配列さn次す−ドピンとパッケージ基板の断
面図、第5図は半纏体チップを搭載し友す−ドピン付ノ
くツケージ基板を成形金型内に仲人しトランスファモー
ルドを行う前の状態を示す断面図、第6図ないし第9図
は従来の樹脂封止PGA#−尋体装置のげ[面図を示す
O
1・・・・・・パッケージ基板
2・・・・・・リードピン
3・・・・・・半導体テップ
4・・・・・・基板配線
5・・・・・・ワイヤー
6・・・・・・ボッティング樹脂
7・・・・・・トランスファモールドによる樹脂8・・
・・・・樹脂パック−ジノ1ウジング9・・・・・・ヒ
ートシンク
lO・・・・・・リードフレーム
11・・・・・・プラスチックカバー
12・・・・・・内側列のリードフレーム13・・・・
・・外側列のリードフレーム14・・・・・・トランス
ファモールドによる樹脂15・・・・・・孔
16・・・・・・金属板
17・・・・・・孔
18・・・・・・成形金型の下側の盟
19・・・・・・孔
加・・・・・・成形金型の上側の型
特許出願人 日本電信11詰株式会社代理人 弁理士
高 山 敏 夫はか1名
第5図
1312 1Z lj
手続ネ…正書(自発)
昭和62年 2月 2、No. 1 (aJ, (b) is a top view of a resin-sealed PGA semiconductor device according to an embodiment of the present invention; a cross-sectional view of perforated metal plates and lead pins for arranging them; %ag4) Figure 5 is a cross-sectional view of a package substrate with n-order dowels arranged on a perforated metal plate, and Fig. 5 shows a cross-sectional view of a package substrate with n-order pins arranged on a perforated metal plate. 6 to 9 are cross-sectional views showing the state before the process is carried out, and FIGS. ... Lead pin 3 ... Semiconductor tip 4 ... Board wiring 5 ... Wire 6 ... Botting resin 7 ... Resin by transfer molding 8...
... Resin pack - Gino 1 Uzing 9 ... Heat sink lO ... Lead frame 11 ... Plastic cover 12 ... Inner row lead frame 13. ...
... Lead frame 14 in the outer row ... Resin 15 by transfer molding ... Hole 16 ... Metal plate 17 ... Hole 18 ... Lower side of the mold 19... Hole drilling... Upper mold of the mold Patent applicant Nippon Telegraph 11 Tsume Co., Ltd. Agent Patent attorney Toshio Takayama Haka1 Name Figure 5 1312 1Z lj Procedure Ne...Author (self-motivated) February 2, 1986
Claims (2)
ふくらみ部を有するピンにおいて、前記のふくらみ部の
上面に、底面が当接して形成されたパッケージ基板と、
前記パッケージ基板上に搭載された半導体チップとを樹
脂封止してなることを特徴とする半導体装置。(1) A package substrate formed by a pin having at least one bulge in a direction perpendicular to the axial direction, the bottom surface of which is in contact with the top surface of the bulge;
A semiconductor device characterized in that a semiconductor chip mounted on the package substrate is sealed with a resin.
ふくらみ部を有するリードピンを孔あき金属板上に配列
する工程と、前記配列されたリードピンをパッケージ基
板に植え込み、前記リードピンとパッケージ基板の配線
とを接続する工程と、前記パッケージ基板に半導体チッ
プを搭載し、前記半導体チップの各電極と前記パッケー
ジ基板の配線とを電気的に接続する工程と、前記リード
ピンをトランスファモールド用の成型金型に密着させ保
持する工程と、1回のトランスファモールドにより前記
パッケージ基板の全体を樹脂封止する工程とを有するこ
とを特徴とする半導体装置の製造方法。(2) A step of arranging lead pins having at least one bulge in a direction perpendicular to the axial direction on a perforated metal plate, and implanting the arranged lead pins into a package substrate, and combining the lead pins with the package. a step of connecting the wiring of the substrate; a step of mounting a semiconductor chip on the package substrate; a step of electrically connecting each electrode of the semiconductor chip to the wiring of the package substrate; and molding the lead pins for transfer molding. A method for manufacturing a semiconductor device, comprising: a step of closely holding the package substrate in a mold; and a step of sealing the entire package substrate with a resin by one transfer molding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290480A JPS63143852A (en) | 1986-12-08 | 1986-12-08 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290480A JPS63143852A (en) | 1986-12-08 | 1986-12-08 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63143852A true JPS63143852A (en) | 1988-06-16 |
Family
ID=17756560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61290480A Pending JPS63143852A (en) | 1986-12-08 | 1986-12-08 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63143852A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481424B1 (en) * | 1998-05-29 | 2005-06-08 | 삼성전자주식회사 | Method for manufacturing chip scale package |
-
1986
- 1986-12-08 JP JP61290480A patent/JPS63143852A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481424B1 (en) * | 1998-05-29 | 2005-06-08 | 삼성전자주식회사 | Method for manufacturing chip scale package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20250149412A1 (en) | Leadless semiconductor packages, leadframes therefor, and methods of making | |
| KR100390094B1 (en) | Semiconductor device and manufacturing method | |
| CN100490140C (en) | Double gauge lead frame | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US6977190B2 (en) | Semiconductor device and method for production thereof | |
| KR101388328B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology(tht) heat spreader pin(s) and associated method of manufacturing | |
| KR100187715B1 (en) | Method of manufacturing chip scale package | |
| US20050003581A1 (en) | Thin stacked package and manufacturing method thereof | |
| US6114189A (en) | Molded array integrated circuit package | |
| JPS6134963A (en) | Integrated circuit chip carrier | |
| JP2006517744A (en) | Alternative FLMP package design and package manufacturing method | |
| JP2009534812A (en) | Method for manufacturing QFN package having power supply ring and ground ring | |
| CN111952265A (en) | Clamps including locking recesses | |
| JP2024026696A (en) | Semiconductor device and its manufacturing method | |
| CN108074901A (en) | Semiconductor devices and semiconductor devices assemble method with wettable turning lead | |
| JPS63143852A (en) | Semiconductor device and manufacture thereof | |
| JPH0473297B2 (en) | ||
| JP3181243B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2696532B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS60254646A (en) | Semiconductor device | |
| JPH02130946A (en) | Semiconductor device | |
| JP2535573B2 (en) | Method for manufacturing plastic pin grid array | |
| TW508773B (en) | Packaging structure | |
| JPH03242948A (en) | Semiconductor device and its manufacture | |
| JPS6173355A (en) | Semiconductor device |