JPS63142966A - イメ−ジ出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ファクシミリやワークステーション等にお
いて記録紙上や陰極線管表示器上にイメージ信号を記録
あるいは表示するイメージ出力装置に関するものである
。

〔従来の技術〕

第９図は例えば三菱電機技報Ｖｏｌ　５９　、／％１２
　。

１９８５に示された従来のワークステーションのハード
ウェア構成におけるイメージ出力装置を示すブロック接
続図であり、図において、１はワークステーションを制
御するマイクロプロセッサ、２はプログラム用データや
イメージ清報等を格納するメモリとしてのコモンメモリ
、３はイメージ信号を記録するイメージプリンタ、４は
このイメージ信号をコモンメモリ２よシイメージプリン
タ３へ転送する入出力インタフェース部であり、ａは上
記マイクロプロセッサ１とコモンメモリ２と入出力イン
タフェース部４との間で各種制御信号。

イメージ信号等を授受するシステムバス、ｂはイメージ
プリンタ３と入出力インタフェース部４との間でイメー
ジ信号を授受するイメージバスである。

入出力インタフェース部４は更にシステムバスａとのイ
ンタフェースをとるインタフェース回路５、イメージプ
リンタ制御回路６、イメージ信号のダイレクト・メモリ
・アクセス（以下、ＤＭＡという）動作を行なうＤＭＡ
コントローラ７とＤＭＡタイミング制御回路９、ＤＭＡ
時のアドレスラッチ用のレジスタ９およびイメージ信号
を出力するデータバッファ１０から構成されている。

この入出力インタ７工−ス部４には、内部バス信号とし
て２４ビツトのアドレスバスＣ，１６ビツトのデータバ
スｄ１コントロールパスｅがアシ、システムパスインタ
フェース回路５とイメージプリンタ制御回路６、ＤＭＡ
コントローラ７等と接続されている。更に、アドレスラ
ッチレジスタ９は、データバスｄｔ−Ｄ入力とし、ＤＭ
Ａコントローラγからのアドレスストローブ信号ｆ＝ｉ
クロックに、同じ（ＯＷＮ信号ｇ　（ＤＭＡコントロー
ラ７が内部バスを占有していることを示す信号）をイネ
ーブル入力とする１６ビツトのＤタイプのレジスタで、
出力はアドレスバスＣの上位１６ビツトに接続されてい
る。また、Ｄ　Ｍ　Ａタイミング制御回路８はイメージ
リーダ制御回路６よシのレディ信号りを入力し、続出し
クロック信号１を出力するとともに、ＤＭＡコントロー
ラ７に対しＤＭＡリクエスト信号信号比力し、ＤＭＡア
クノレッジ信号ｋを入力してｈる。データバッファ１０
はデータバスｄを入力とし、ＤＭＡ時にイメージデータ
（イメージデータ信号−ｅ）をイメージプリンタ制御回
路６に出力する。

次に動作について第１２図、第１３図の７０−チャート
を参照しながら説明する。今、第１Ｏ図に示すような画
像をイメージプリンタ３で記録する場合を考える。まず
、マイクロプロセッサ１は入出力インタフェース部４に
イメージ記録の指示を行なう（ステップ４１８）。この
指示は、システムバスインタフェース回路５を介してイ
メージプリンタ制御回路６に送ら二１、この制御回路６
でイメージプリンタ３に対する記録指示が行なわれる。

上記記録指示を受けたイメージプリンタ３は、記録紙の
準備や解像度等の設定を行ない、記録開始が可能となっ
た時点で、イメージプリンタ制御回Ｍ６及びシステムパ
スインタフェース回路５を介して、記録レディ状態の通
知をマイクロプロセッサ１に対して行なう（ステップ４
２Ｓ）。これを受けて、マイクロプロセッサ１はコモン
メモリ２上に第１）図のような（２０４８／１６）ｘ２
８８６＝３６９４０８ワードのイメージ情報格納領域を
確保してイメージ信号を展開しくステップ４３Ｓ）、次
いでＤＭＡコントローラ７にＤＭＡの起動をかける（ス
テップ４４８）。この時、ＤＭＡのモードは、チェーン
なしの３６９４０８ワード一括転送である。また、ＤＭ
Ａのンースデータ格納のメモリ先頭アドレスはＡＤＲＱ
のオフセット値（アドレス）である。

これにより、コモンメモリ２上のイメージ（Ｍ　号は入
出力インタフェース部４を介しイメージプリンタ３に転
送され、記録が行なわれる。また、ＤＭＡコントローラ
７にはコントロール用パラメータが予め書き込まれてお
り（ステップ５１８）、さらに起動コマンドも書き込ま
ｎている（ステップ５２Ｓ）。いま、ＤＭＡタイミング
制御回路８がレディ信号りを受けると（ステップ５３Ｓ
）、ＤＭＡコントローラ７に対してＤＭＡリクエスト信
号信号比出する（ステップ５４Ｓ）。

ＤＭＡコントローラ７は上記ＤＭＡリクエスト信号Ｊの
送出によシ、システムパスインタフェース回路５を介し
てシステムバスの獲得要求を行なう（ステツ／’５５８
）。システムパスインタフェース回路５は、その後シス
テムバスａ　ｉｌｌからのパス獲得アクノレッジを受け
、ＤＭＡコントローラ７に通知する。ＤＭＡコントロー
ラはこれを受け、内部バス及びシステムバスａの確保を
行ない、ＯＷＮ信号ｇ及びＤＭＡアクノレッジ信号信号
比力する（ステップ５６Ｓ）。次いで、アドレスバスＣ
の下位８ピツト及びデータバスｃｌｌｃＤＭＡメモリア
ドレス（ＤＭＡコントローラ７のアドレスレジスタにマ
イクロプロセッサ１が書込んだ値ＡＤＲＯ）が出力され
、更にアドレスストローブ信号ｆとしてパルスが出力さ
れるため、ＤＭＡメモリアドレスが（下位８ビツトはＤ
ＭＡコントローラ７が直接駆動、上位１６ビツトはアド
レスラッチレジスタ９が駆動する）アドレスバスＣに、
そしてシステムバスインタフェース回路５にょシステム
バスａに出力される（ステップ５７Ｓ）。

イメージ信号は、バスインタフェース回路５及びデータ
パックァ１０により、内部データバスｄ及びデータパッ
クァ１０を介してイメージデータ信号形として出力され
る。この時、ＤＭＡタイミング回路８はイメージプリン
タ制御回路６に記録クロック信号ｉを出力し、これによ
り最初の１ワードのイメージ信号がコモンメモリ２のＡ
ＤＲＱ番地カライメージパスｂを介してイメージプリン
タ３に転送され、記録が行なわれる（ステップ５８Ｓ）
。

データの転送が終了すると、ＯＷＮ信号８やＤＭＡＭＡ
アクルツジに、アドレス信号Ｃ等のＤＭＡコントローラ
７が出力している信号が止められ（インアクティブ）ｌ
ワード分のＤＭＡサイクルを終了する（ステップ５９Ｓ
）。

その後、ＤＭＡタイミング制御回路８において、レディ
信号りが監視され、再びレディとなった段階で１ワ一ド
単位のＤ　Ｍ　Ａサイクルが開始され、以後同様な手順
で、イメージ信号がコモンメモリ２の所定の領域からイ
メージプリンタ３に順次転送されてゆく。ただし、ここ
でＤ　Ｍ　ＡメモリアドレスはＡＤＨ，Ｑのアドレスで
はプよ＜’、ＤＭＡコントローラ７の内部で自動的に加
算された値が用いられる。

第１０図の全イメージ信号のＤ　Ｍ　Ａ転送を終了する
と（ステップ４５Ｓ　）、マイクロプロセッサ１はイメ
ージプリンタ制御回路６を介して、イメージプリンタ３
に記録終了を指示しくステップ４６Ｓ）、記録紙排出等
各種終了処理を行なう。

〔発明が解決しようとする問題点〕

従来のイメージ出力装置は以上のように構成されている
ので、有効なイメージ情報が記録紙（イメージプリンタ
で記録可能な領域）の大きさに比べて小さい場合、例え
ばＢ４サイズのイメージプリンタにＡ４サイズのイメー
ジを記録する場合には、コモンメモリ２上に１記録可能
領域全体に相当する領域を確保せねばならず、大きなメ
モリ容量を必要とするため装置価格が高くなるほか、マ
ルチタスクで他のプログラムが並行して動いているよう
な装置では、他のプログラム実行が一時不可能になるな
どの問題点があった。また、無効なイメージ領域に相当
するメモリ領域にもマイクロプロセッサで背景（余白等
）を書き込む必要があり、処理速度が大巾に長くなって
しまうなどの問題点がめった。

この発明は上記のような問題点を解消するためになされ
たもので、イメージ出力部で、記録あるいは表示可能な
大きさに比べ有効画像領域が小さな画像を出力する際に
、必要とするメモリ容量を最小限にし、かつ無効領域に
対してはコモンメモリよりのデータ転送をなくして、処
理速度を向上させることができるイメージ出力装置を得
ることを目的とする。

〔問題点を解決するだめの手段〕

この発明に係るイメージ出力装置は、イメージ信号をメ
モリから転送するためにアンイテエーンモード機能？；
汀するＤ　ＭＡコントローラ全使用し、このＤＭＡコン
トローラが予め定められた領域をアクセスしたことをメ
モリアクセス検出器により検出し、この検出器の出力を
もとに、上記Ｄ　ＭＡコントローラに与える擬似的なデ
ータ転送アクノレッジ信号をアクノレッジ発生回路で作
成するとともに、あらかじめ設足したイメージ信号をイ
メージデータ発生回路から送出するようにしたものであ
る。

〔作　用〕

この発明におけるイメージ出力装置は、無効領域のイメ
ージ信号の転送においては、メモリを実装していない特
定のアドレスをアクセスするようにＤＭＡコントローラ
に設定し、この無効領域をＤ　Ｍ　Ａコントローラがア
クセスした場合には、メモリをアクセスしないで、擬似
的なデータ転送アクルツジ信号をＤＭＡコントローラニ
送ッテＤＭＡサイクルを終了させ、かつ、その時にあら
かじめ設定したイメージ信号をイメージプリンタに送る
ようにしたことにより、上記メモリ上には有効画像部分
のみ格納すればよく、しかも無効領域では、上記メモリ
よ）のデータ転送を行なわせないので、処理速度が大巾
に向上する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１）は第１の検出器、１２は第２の検出器
で、これらはそれぞれアドレスバスＣを入力とし、第３
図に示すＡＤ几３よシのメモリ領域及びＡ、Ｄ几４よシ
のメモリ領域がアクセスされたことを検出する。１４．
１５はこれらの雨検出器１）．１２の出力信号ｍ　、　
ｎがアクティブな間、００００１（ＥＸ　（１６画素の
白信号に相当）及びＦＦＦＦＨＥｘ　（１６画素の黒信
号に相当）の１６ビツトのイメージデータを発生する第
１のイメージデータ発生回路および第２のイメージデー
タ発生回路、１３は出力信号ｍ　、　ｎがアクティブな
間、内部コントロールバスｅの中のデータ転送アクルツ
ジ信号０を発生する回路である。なお、このほかの第９
図に示したものと同一の部分には同一符号を付して、そ
の重複する説明を省略する。

次に本実施例の動作を第７図および第８図に示すフロー
チャートを参照しながら説明する。今、第２図に示すよ
うに、Ｂ４サイズのイメージプリンタを用いて゛、有効
画面がＡ４サイズの画像を記録するものとする。有効画
面外の領域には、ベージ先頭及び最後の領域は余白を、
左右の領域は枠組として全黒を記録する。

イメージリーダ３に対する記録指示は、従来同様にマイ
クロプロセッサ１からシステムバスインタフェース回路
５及びイメージプリンタ制御回路６を介して行なわれ（
ステップｌＳ）、初期設定終了後、イメージプリンタ３
から待機しているマイクロプロセッサ１に記録レディ状
態の通知が行なわれる（ステップ２８）。これを受けて
、マイクロプロセッサ１は、第３図のメモリマツプに従
ってコモンメモリ２上にイメージ情報格納領域を確保し
、イメージ情報を展開する（ステップ３８）。

この時展開すべきイメージ情報としては、ｌ　７２８／
１６ｘ２３３９＝２５２６１２ワードの有効画像部分の
みである。更に１第４図に示すアレイチェーンテーブル
を書込む（ステップ４８）。そして、ＤＭＡコントロー
ラ７に対し、アレイチェーンモードでＤＭＡの起動をか
ける（ステップ５８）。この時、ＤＭＡ転送情報テーブ
ルの先頭アドレスはＡＤ几１のアドレス値を、ＤＭＡの
ブロック（プレイ）数は２７３　＋　２３３９　ｘ　３
　＋　２７４　＝　７５６４である。こうしてＤＭＡ終
了まで待機する（ステップ６８）。

これにより、イメージ信号のイメージプリンタ３に対す
るＤＭＡ転送が開始される。

ここで、ＤＭＡコントローラ７にはコントロール用パラ
メータが予め書き込まれてお如（ステップ２１Ｓ）、さ
らに起動コマンドも書き込まれている（ステップ２２Ｓ
）。

まず、ＤＭＡコントローラ１は、内部レジスタに１込ま
れた転送情報テーブル先頭アドレスバス几１をもとに、
最初のＤ　Ｍ　Ａブロック（最初のラインのイメージ情
報の転送）のＤ　Ｍ　Ａ動作清報、すなわち転送メモリ
先頭番地ＡＤＲ２と転送ワード数１２８を得る。この動
作の詳細は次のような手順となる。

Ｄ　Ｍ　Ａコントローラ７はメモリアクセスを行なうた
め、システムバスインタフェース回路５を介して、シス
テムバスの獲得要求を行なう（ステン７’２３Ｓ）。シ
ステムバスインタフェース回路５は、その後、システム
パスａ側からのバス獲得アクルツジを受け、ＤＭＡコン
トローラ７に通知−ｊ−ル。Ｄ　Ｍ　Ａコントローラ７
はこれを受は内部バス及びシステムバスの確保を行ない
、ＯＷＮ信号信号用力し、次いで内部・アドレスバスＣ
の下位８ビット及び内部データバスｄに転送情報テーブ
ル先頭アドレスバス几１が出力される。更に、アドレス
ストローブ信号ｆのパルスが出力されるため、同アドレ
スが内部アドレスバスＣに、そしてシステムバスインタ
フェース回路５によりシステムバスａに出力される（ス
テップ２４Ｓ）。コントロールバスｅ中のメモリリード
コマンド信号もこれに引続きＤ　Ｍ　、Ａコントローラ
γにより駆動されるため、コモンメモリ２上のＡＤＩ−
Ｌ１番地のデータ（最初のＤ　Ｍ　Ａブロックの転送メ
モリ番地の上位ワード）が続出され、システムバスイン
タフェース回路５を介してＤＭＡコントローラ７に読込
まれる。その後、ＡＤ几１＋２〜ＡＤＲ１＋４番地のメ
モリアクセスが行なわれ、同時にＤＭＡコントローラ７
に読込まれる（ステップ２５Ｓ）。その後、ＯＷＮ信号
ｇやアドレス信号等のＤ　Ｍ　Ａコントローラ７が出力
している信号がインアクティブにされ、メモリアクセス
が終了する（ステップ２６Ｓ）。

次いで、ＤＭＡタイミング制御回路８は読取ンデイ信号
りを待ち（ステップ２７Ｓ）、これを受けてＤＭＡリク
エスト信号ｊを送出する（ステップ２８Ｓ）。これによ
り、ＤＭＡコントローラ７は従来同様に内部バスの確保
を行ない、システムハス１）得Ｌ（ステップ２９８）、
アドレスバスＣ及びコントロールバスｅを、駆ｍ　スる
（ステップ３０Ｓ）。次に、メモリアクセスの検出領域
が判定され（ステップ３１８）、この時出力されるアド
レスはＡＤＨ，２であり、第１のメモリアクセス検出器
１）はアクティブな出力信号ｍを出力する。そこで、シ
ステムバスインタフェース回路５はシステムバスａに対
してはデータ読出要求を行なわない。一方、第１のイメ
ージデータ発生回路１４はこの信号ｍを受け、内部デー
タバスｄにｏｏｏｏＨの１６ビツトのデータを出力する
。この時、ＤＭＡタイミング１０　Ｎ回路８はイメージ
プリンタ制御回路６に記録クロック信号ｌを出力する。

そこで、全白１６画素分のイメージ情報がイメージプリ
ンタ３に送られ、ｇｔラインの１６画素分の記録が行な
われることになる（ステップ３１８）。

以下同様にして２ワード目以降のＤＭＡ転送が行なわれ
る（ステップ３２Ｓ）。

最初のＤＭＡブロック（先頭ラインのイメージデータに
対応）のＤＭＡ動作が終了すると、ＤＭＡコントローラ
７は再度転送情報テーブル（ＤＭＡ動作情報）の読み出
しく読出しアドレスはＡＤＲ１＋６〜ＡＤＲ１＋１０　
）を行ない、第１のＤＭＡブロック同様にしてＤＭＡ動
作が行なわれる。

以下、２７３ライン目までのＤＭＡ動作が行なわれる。

２７４番目のＤＭＡブロック（第２７４ライン目の左側
の黒枠部分に対応）のＤ　Ｍ　Ａの場合には、ＤＭＡ動
作情報としては転送メモリ番地がＡＤ凡３、転送ワード
数はｌＯとなる。そこでＤＭＡ転送の際には、上記が第
１のメモリアクセス検出器１）及び第１のイメージデー
タ発生回路１４が動作するのに対し、第２のメモリアク
セス検出器１２及び第２のイメージデータ発生回路１５
が動作し、全黒信号ＦＦＦＦＨを転送することになる（
ステップ３３Ｓ）。

２７５番目のＤ　Ｍ　Ａブロック（第２７４ライン目の
中央の有効画面部分に対応）のＤＭＡの場合には、転送
メモリ番地がＡＤＨ０，転送ワード数が１０８となる。

そこで、従来装置同様にコモンメモリ２上のイメージ情
報が、システムバスａ。

システムバスインタフェース回Ｍｔ５．ｆ−１バッファ
１０．イメージプリンタ制御回路６を介してイメージプ
リンタ３に転送されることになる（ステップ３４Ｓ）。

２７６番目のＤＭＡブロック（第２７４ライン目の右側
の黒枠部分に対応）のＤＭＡの場合は、２７４番目のブ
ロック同様に全点信号が転送される。

以下、同様にして、２６１２ライン目までＤＭＡ動作が
行なわれる。

２６１３ライン目から２８８６ライン目については、第
１ライン目と同様にＤＭＡ転送が行なわれる。

２８８６ライン目（７５６４）゛ロック）のデータ転送
が終了すると、従来装置同様にマイクロプロセッサ１に
よυ、イメージリーダ制御回路６を介してイメージプリ
ンタ３の記録終了指示が行なわれ、記録紙排出等の各種
終了処理が行なわれる（ステップ３５Ｓ）。

なお、上記実施例では有効画像領域は１ページ内に１つ
としたが、第５図のように、複数の領域とすることも、
しかも一部のライン上ではその複数の有効画像領域をま
たがるように構成しても良い。この場合には、有効画像
ｌと有効画像２はコモンメモリ２上の別々の領域に展開
することになる。

また、イメージ情報をイメージリーダで読取らせた信号
のように、原稿の先頭や最後尾、ろるいは左右端部に紙
の端部を検出した不用な線がはいってしまったような場
合には、第６図のように中央の有効な画像部分のみコモ
ンメモリ２から読出し、周辺の廃棄すべき画素領域には
、本実施例の第１のイメージデータ発生回路１４から転
送させるようにしてもよい。この場合、イメージデータ
はコモンメモリ２上に１７２８画素ｘ画素３３９ライン
の領域に展開しておき、ＤＭＡで読出すのは中央の１６
６４画素ｘ画素２１７ラインの領域のみとなる。

また、上記実施例では出力装置として、ハードコピー装
置（プリンタ）を用いたが、陰極線管表示器等のンフト
コビー装置の場合にも同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、アレイチェーンモー
ド機能を持つＤＭＡコントローラを使用し、ＤＭＡコン
トローラがＤＭＡ動作時に特定のメモリ領域をアクセス
したことを検出する検出器と、これをもとに特定のイメ
ージデータを発生する回路と、擬似的なデータ転送アク
ルツジ信号を作成する回路を設け、該領域をアクセスし
た場合に余白などの特定のイメージデータを発生させる
ようにしたので、イメージデータを展開するメモリ容量
を削減できるとともに１装置が安価にでき、処理速度も
高速化できるものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるイメージ出力装置の
ブロック接続図、第２図は本実施例に用いる記録画像を
示す図、第３図は本実施例のメモリマツプ図、第４図は
ＤＭＡ用転送情報テーブルの内容を示す図、第５図及び
第６図は本発明の他の実施例の記録画像を示す図、第７
図はマイクロプロセッサの動作を示すフローチャート、
第８図はＤＭＡ動作の７０−チャート、第９図は従来の
イメージ出力装置のブロック接続図、第１０図はこの従
来例に用いる記録画像を示す図、第１）図はこのメモリ
マツプ図、第１２図は従来のマイクロプロセッサの動作
を示すフローチャート、ｇｔ３図は同じ（ＤＭＡ動作の
フローチャートである。 ２はメモリ、３はイメージプリンタ、γはＤＭＡコント
ローラ、１）　．１２はメモリアクセス検出器、１３は
データ転送アクルツジ信号発生回路、１４．１５はイメ
ージデータ発生回路。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出、願人　　三菱電機株式会社 Ｃ泗、２り）−ｍ− 第１図 ２　メモ、リ　　　　　　　　　　　　　Ｉ＋、＋２°
ノモリ７り１！又十釘七＆３　イメーシプ９ン７　　　
　　　　　１３７フル、）べ３３調ン咥５恰７　ＤＭ八
へ斗［トラ　　　　　　　１４．１５イメーシテ′−７
哨ひ喰日；も−第３図 第８図 第１２図 Ｃ訪つ 第１３図

Claims (2)

【特許請求の範囲】
1. （１）原稿を走査して得られるイメージ信号を記録紙上
   または陰極線管表示器上にそれぞれ記録または表示する
   イメージプリンタと、上記イメージ信号を一旦記憶する
   メモリと、上記イメージ信号を複数のブロックアレイに
   亘りチエーンしてダイレクト・メモリ・アクセス動作す
   るアレイチェーンモード機能を持つダイレクト・メモリ
   ・アクセスコントローラと、このダイレクト・メモリ・
   アクセスコントローラが上記ダイレクト・メモリ・アク
   セス動作時にめらかじめ定められたメモリ領域をアクセ
   スしたことを検出するメモリアクセス検出器と、この検
   出器出力をもとに上記ダイレクト・メモリ・アクセスコ
   ントローラに与える擬似的なデータ転送アクノレッジ信
   号を作成するアクノレッジ信号発生回路と、上記検出器
   出力をもとに上記イメージプリンタにあらかじめ設定し
   た上記イメージ信号を送出するイメージデータ発生回路
   とを備えたイメージ出力装置。
2. （２）メモリアクセス検出器を複数のメモリ領域アクセ
   スを検出するものとし、この検出出力にもとづき、複数
   種のイメージ信号をイメージデータ発生回路により選出
   可能にしたことを特徴とする特許請求の範囲第１項記載
   のイメージ出力装置。