[go: up one dir, main page]

JPS6313338A - 半導体接触用微細構造の製造方法 - Google Patents

半導体接触用微細構造の製造方法

Info

Publication number
JPS6313338A
JPS6313338A JP62148892A JP14889287A JPS6313338A JP S6313338 A JPS6313338 A JP S6313338A JP 62148892 A JP62148892 A JP 62148892A JP 14889287 A JP14889287 A JP 14889287A JP S6313338 A JPS6313338 A JP S6313338A
Authority
JP
Japan
Prior art keywords
etching
metal
tape
layer
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62148892A
Other languages
English (en)
Inventor
アルフレート、グレーバー
ハンス、ハダースベツク
フリツツ、ミユラー
フーベルト、ツキール
ハンス、ユルゲン、ハツケ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS6313338A publication Critical patent/JPS6313338A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体接触用の微細構造の製造方法に関する
ものである。
〔従来の技術〕
半導体チップは通常細線によって支持体に接触させ、そ
れから容器に結合される。
別の方法としては中間基板又はスパイダを予め作ってお
く。このテープ自動ボンディングと呼ばれている方法で
は最初に半導体チップの総ての端子が同時に微細構造の
内部区域に接触し、その後で微細構造の外部区域を通し
て配線に結合される。
この形式は極めて小形であり、平坦であって製作も容易
である。従ってそれ以前の方法による接触の形成が不可
能であるか不利である最高端子数の半導体デバイスに対
して広く採用されるようになった。しかし１５０μ輻以
下のラスタに配置された数百の端子を備えるデバイスで
は、微細構造に対する要求が通常の製法では満たすこと
ができない程厳格になっている。
微細構造ば種々の方法によって作ることができる。固体
回路技術において３１Ｗ帯構造と呼ばれている通例の方
法では、まず接着剤層を設けた合成物質のテープに開孔
を打ち抜き、その上に銅をラミネートする。このテープ
にフォトレジストを塗布し、銅面に微細構造のネガチブ
図形を投影し現像した後、構造図形を例えば錫の電解析
出によって形成させる。このテープは除層後析出面をエ
ツチングに対する保護層としてエツチングされる。
この方法の欠点は、合成物質テープの開孔が大きい場合
銅をラミネートする際鉢形部分が形成され、精確な構造
の形成を妨害することである。又孔があけられているテ
ープの背面へのフォトレジストの一様な塗布も不可能で
あり、フォトレジストの乾燥が妨害され、ラック層の剥
落と電解液の侵入により欠陥が生ずる。
別の公知方法によれば、合成物質テープの開孔が合成物
質のエツチング又は溶解除去によって作られ、導体構造
は金属の沈積によって作られる。
〔発明が解決しようとする問題点〕
この発明の目的は、冒頭に挙げた公知方法を改善して最
高端子数の半導体デバイスにおいても接触用の微細構造
に対する次の要求が満たされるようにすることである。
ａ）　最近接分断にも拘らず厚さ３５μ慣において充分
な大きさの導体断面積が得られる。
ｂ）微細構造の異った面においての内部接触と外部接触
とそれに伴う異る表面の特定の区域においての接触が可
能となる。
Ｃ）微細構造が安定化され、ラスタを変更することなく
曲げることが可能となる。
ｄ）　合成物質支持体が位置合せ補助に使用され、電気
検査を可能にするものでなければならない。
〔問題点を解決するための手段〕
この目的は特許請求の範囲各項に特徴として挙げた工程
を採用することによって達成される。そこで電気泳動と
いうのはコロイド粒子がｔ場の作用によって移動するこ
とを指している。
〔作用効果〕
平滑なテープは欠陥のない一様なラック被覆を可能にし
、湾曲、屈曲等は発生しない。
両面を光技術により構造化することにより再現性と両面
の精確な対応に対する前提条件が満たされる。又両面の
エツチングにより全体としての不足エツチングが減少し
、金属層の厚さを等しくしてより微細な構造を作ること
ができる。
特殊浮遊メッキ法により片面金属析出が可能となる。
電気泳動ラック析出又は電気浸し塗りにより、極端に微
細な構造であっても精確なマスクをもって製作し又後か
ら変形することが可能となる。
合成物質の支持体は製作の最終段階においてとりつけら
れるから、製品の質はそれによって侵害されることはな
い。
この発明の製造工程は例えは次のように経過する。
（１）金属テープ（例えば厚さ３５μｍの銅テープ）を
清浄にする。
（２）テープの両面にフォトレジスト層を設ける。
（３）両面を光照射する（上面にはメッキマスク、下面
にはエツチングマスクを使用して）。
（４）両面を現像する。
（５）片面に金属の浮遊メッキ（例えば上面に内部接触
用の錫メッキ）を行う。この場合メッキマスクの代りに
エツチングマスク、即ちフォトレジストマスクを使用で
きる。
（６）下面に例えば厚さの５０％まで片面エツチングを
行う。
（７）を気泳動により導体路間の深くエツチングされた
区域に除層剤に耐えるラックを析出させる。
（８）ポジ型のフォトレジスト被覆層に第２光技術構造
化を実施する。
（９）下面の特殊金属化予定区域を後照射する（例えば
外部接触用）。
０ｆｆ）　　この区域を現像する。
ａＯ下面に片面電解析出により金属層（例えば５ｎＰｂ
）を設け°る。
αり　画面でフォトレジスト層を除去する。
０湯　予め打抜かれた支持板を重ねるか比較的厚いラッ
ク層をシルクスクリーニングによって作ることによりテ
ープ下面に合成物質の安定材をとりつける。
０４　　上面に所定構造をエツチングにより完成させる
。
０９　　個別部品に分割する。
この方法は電気泳動によるラック析出又は電気浸し塗り
を除き又（７）乃至（１１）の特殊金属化処理を除いて
実施することも可能である。
この発明による方法は、フォト技術による構造化に際し
て電気メツキマスクの代りにエツチングマスクを使用し
、下面のエツチング溝内で半分の深さまでエツチングを
実施するように変更することができる。これに続いて導
体路間のエツチング区域に電気泳動によりラックを析出
させる。
電気泳動による層析出ヌは電気浸し塗りによるラック塗
布の後上面のエツチングを完成させる。
それに続いて上面に電気泳動ラック塗布又は電気浸し塗
りラック塗布が実施される。これによって上面に露出し
た導体路側面も電気泳動ラックによって覆われる。
フォトレジスト層の除去後上面に露出した金属層に金属
例えば錫を析出させる。この析出も浮遊メッキによる。
片面の金属析出後合成材料安定材が単独片の形でとりつ
けられる。薄膜を打抜いた単独片の代りにシルクスクリ
ーン法によるラック層を設けることができる。
〔実施例〕
図面に示した実施例についてこの発明を更に詳細に説明
する。
出発材料としては金属テープ１が使用される。
その上に作られる構造２は導体路から構成され、これら
の導体路は長さの順に中央区画を包囲する内部接続区域
３、外部接続区域４および試験接続区域５を包含する。
６は合成物質箔から成る安定材であって、最後のエツチ
ングの前に単品とじて微細構造にとりつけられる。合成
物質安定材と消テープには穿孔７と位置合せ孔８が以後
の加工のために設けられる。
第２図には電気泳動又は電気浸し塗りによって付加され
たラック析出層９が示されている。銅テープ１の上面に
は錫１０が設けられ、下面には必要に応じて所望区域に
５ｎＰｂ層１１が設けられる。
この発明の方法によって作られた微細構造は、いくつか
の有利な工程段と操作の組合せにより最高数の端子を含
む半導体の接触形成用微細構造に要求される総ての条件
を満たしている。
【図面の簡単な説明】
第１図はこの発明の方法によって作られる微細構造の一
部分の平面図、第２図は第１図の構造の■−■線部分断
面図である。 １・・・金属テープ、２・・・微細構造、３・・・内部
接続区域、４・・・外部接続区域、５・・・試験接続区
域、６・・・合成物質安定材。 ＩＧＩ ＩＧ２

Claims (1)

  1. 【特許請求の範囲】 １）出発材料として硬化されていない平滑な金属テープ
    （１）が使用され、このテープが清浄化後フォト技術に
    より両面に構造（２）が作られ、その上面だけに浮遊メ
    ッキによって金属層（１０）を析出させ、下面は半分の
    深さにエッチングを行うこと、続いて両面に除層処理を
    行い、下面には合成物質安定材（６）を単独部品として
    とりつけ、上面には特別のエッチング溝を完成させるこ
    とを特徴とする半導体接触用の微細構造の製造方法。 ２）一方の面のエッチング後下面においては電気泳動又
    は電気浸し塗りにより除層処理に耐えるラック（９）を
    導体路間の深くエッチングされた区域に設けることを特
    徴とする特許請求の範囲第１項記載の方法。 ３）下面に電気泳動又は電気浸し塗りによりラックをと
    りつけた後第２のフォト技術による構造化と片面金属析
    出（１１）が実施されることを特徴とするポジ型のフォ
    トレジスト被覆を使用する特許請求の範囲第１項又は第
    ２項記載の方法。 ４）浮遊メッキにおいて電解液をポンプによって中間容
    器に送り込み、その開放表面に片側だけがテープに接触
    する波を発生させることを特徴とする特許請求の範囲第
    １項記載の方法。 ５）金属テープ（１）がエッチング溝内で広い遮蔽面を
    持つ案内溝に通して置かれることを特徴とする特許請求
    の範囲第１項記載の方法。 ６）フォト技術による構造化に際してメッキマスクの代
    りにエッチングマスクが形成され、下側のエッチング溝
    内で半分の深さにエッチングが行われることを特徴とす
    る特許請求の範囲第１項記載の方法。 ７）電気泳動による層形成又は電気浸し塗りの後に上側
    のエッチングが完了まで行われることを特徴とする特許
    請求の範囲第２項記載の方法。 ８）エッチングの完了後上側面にも電気泳動析出又は電
    気浸し塗りが実施されることを特徴とする特許請求の範
    囲第７項記載の方法。 ９）上側面においてフォトレジスト層の除去後露出した
    金属層表面に金属特に錫を析出させることを特徴とする
    特許請求の範囲第８項記載の方法。 １０）一方の表面に金属を析出させた後合成物質の安定
    材を単独部品の形でとりつけるかシルクスクリーニング
    によりラック層を設けることを特徴とする特許請求の範
    囲第１項乃至第９項の１つに記載の方法。
JP62148892A 1986-06-20 1987-06-15 半導体接触用微細構造の製造方法 Pending JPS6313338A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3620628 1986-06-20
DE3620628.8 1986-06-20

Publications (1)

Publication Number Publication Date
JPS6313338A true JPS6313338A (ja) 1988-01-20

Family

ID=6303301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62148892A Pending JPS6313338A (ja) 1986-06-20 1987-06-15 半導体接触用微細構造の製造方法

Country Status (3)

Country Link
US (1) US4795694A (ja)
EP (1) EP0249834A3 (ja)
JP (1) JPS6313338A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234984A (ja) * 1988-04-13 1990-02-05 Mitsubishi Electric Corp プリント回路基板の製造方法
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
DE4017863C1 (ja) * 1990-06-02 1991-07-18 Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf, De
JP3156945B2 (ja) * 1993-03-24 2001-04-16 富士写真フイルム株式会社 リード・フレーム形成用材の作製方法
JP3281714B2 (ja) * 1994-03-10 2002-05-13 富士写真フイルム株式会社 リード・フレーム形成材料
JP3262448B2 (ja) * 1994-03-14 2002-03-04 富士写真フイルム株式会社 リード・フレーム形成材料
US20040055893A1 (en) * 2002-09-23 2004-03-25 Applied Materials, Inc. Wafer backside electrical contact for electrochemical deposition and electrochemical mechanical polishing
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063993A (en) * 1975-07-07 1977-12-20 National Semiconductor Corporation Method of making gang bonding interconnect tape for semiconductive devices
DE2658532C2 (de) * 1976-12-23 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4308339A (en) * 1980-02-07 1981-12-29 Westinghouse Electric Corp. Method for manufacturing tape including lead frames
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
GB2103248B (en) * 1982-07-28 1984-12-19 Nat Semiconductor Corp Selective plating apparatus
GB2129612B (en) * 1982-09-30 1987-05-07 Sumitomo Metal Mining Co Manufacture of carrier tapes
JPS5987846A (ja) * 1982-11-10 1984-05-21 Toshiba Corp 半導体装置及びその製造方法
JPS5987845A (ja) * 1982-11-10 1984-05-21 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法
JPS6070185A (ja) * 1983-09-26 1985-04-20 Toshiba Corp シヤドウマスクの製造方法
US4585727A (en) * 1984-07-27 1986-04-29 Probe-Tronics, Inc. Fixed point method and apparatus for probing semiconductor devices
US4707418A (en) * 1985-06-26 1987-11-17 National Semiconductor Corporation Nickel plated copper tape
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby

Also Published As

Publication number Publication date
EP0249834A3 (de) 1990-06-06
US4795694A (en) 1989-01-03
EP0249834A2 (de) 1987-12-23

Similar Documents

Publication Publication Date Title
KR830008634A (ko) 후막파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
JPS6313338A (ja) 半導体接触用微細構造の製造方法
US7678608B2 (en) Process for producing wiring circuit board
US3890177A (en) Technique for the fabrication of air-isolated crossovers
US4139434A (en) Method of making circuitry with bump contacts
US4564423A (en) Permanent mandrel for making bumped tapes and methods of forming
US3693251A (en) Method of forming closely spaced conductive layers
US3421985A (en) Method of producing semiconductor devices having connecting leads attached thereto
US5403466A (en) Silver plating process for lead frames
US3421206A (en) Method of forming leads on semiconductor devices
KR100934678B1 (ko) 회로 기판과 그 제조 방법
JPH1117315A (ja) 可撓性回路基板の製造法
JPH0220046A (ja) ホウロウ基板及びその製造方法
JPH02277242A (ja) 半導体装置の製造方法
RU2040128C1 (ru) Способ изготовления плат для гибридных интегральных схем
JPS6210039B2 (ja)
JPS59168681A (ja) アモルフアス薄膜太陽電池
JPS62150797A (ja) 回路基板における導線の成形方法
JPH06283644A (ja) 半導体装置用部品のめっき方法
JPH05326786A (ja) ファインパターンリードフレーム及びその製造方法
JP2003297466A (ja) マイクロ構造体とその製造方法
TW202102076A (zh) 用於電路板的金屬回蝕製程及經金屬回蝕處理的電路板
JPH02214122A (ja) 半導体装置の製造方法
JPH05121403A (ja) 半導体装置の製造方法
JPH03191542A (ja) フィルムキャリアテープの製造方法