JPS63133066A - 速度検出方法 - Google Patents
速度検出方法Info
- Publication number
- JPS63133066A JPS63133066A JP28104386A JP28104386A JPS63133066A JP S63133066 A JPS63133066 A JP S63133066A JP 28104386 A JP28104386 A JP 28104386A JP 28104386 A JP28104386 A JP 28104386A JP S63133066 A JPS63133066 A JP S63133066A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- signal
- input
- sampling time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔竜業上の利用分野〕
本発明は回転体の回転速度検出器としてのパルスジェネ
レータを用いた速度検出方法に係り、特にサーボモータ
などの制御用モータの速度検出等に効用し得る低速度か
ら高速度まで精度よく安定した検出を行う速度検出方法
に関するものである。
レータを用いた速度検出方法に係り、特にサーボモータ
などの制御用モータの速度検出等に効用し得る低速度か
ら高速度まで精度よく安定した検出を行う速度検出方法
に関するものである。
パルスジェネレータ（以下ＰＧと称する）を用いて回転
体の回転速度に比例したパルス出力を得ることにより、
そのパルス数を計測する速度検出方法は周知である。
体の回転速度に比例したパルス出力を得ることにより、
そのパルス数を計測する速度検出方法は周知である。
さらには、直接的にパルスを数えずに所定のサンプリン
グ時間におけるパルス数を計測する方法も知られている
。
グ時間におけるパルス数を計測する方法も知られている
。
し力）しながら、ある一定のサンプリング時間に入力さ
れ得るＰＧからのパルス（以下ＰＧパルスという）の数
を検出する方法は、パルス幅がサンプリング時間を越え
るものに関して適用できない。
れ得るＰＧからのパルス（以下ＰＧパルスという）の数
を検出する方法は、パルス幅がサンプリング時間を越え
るものに関して適用できない。
つまり、低速度の速度検出方法として限界を有し不適当
なものになってしまう。
なものになってしまう。
また、入力パルスの幅を検出する方法は、パルス幅が狭
くなるような高速度時には不適当である。
くなるような高速度時には不適当である。
したがって、かような従来の速度検出方法によっては、
一般に低速度から高速度の広範囲を精度よく検出するこ
とはできないものとなっていた。
一般に低速度から高速度の広範囲を精度よく検出するこ
とはできないものとなっていた。
本発明は上述したような点に着目しなされたものである
。これを第１図を参照して説明する◎第１図は本発明の
技術思想の理解を容易にするため示したもので、１は回
転体の回転速度（こ比例したパルス数を発生するＰＧ、
２はＣＰＵ、３は一定の周波数のクロ、クパルスを発生
する発信源、４はう、子回路、５．５′はカウンタであ
る。ここに、０ＰＵ２は内部にタイマを具備し、端子２
２に指令信号ＳＬが入力されるとタイマによりサンプリ
ング時間が設定されており、設定時刻になると端子２１
から設定信号ｓＴを発生する。さらに、ＣＰＵ２の入力
側の端子２３にゲートの状態を判定する信号を得て、こ
こではゲートが遮断されカウントされていない側のカウ
ンタの値を読み込むよう作用し、端子２４ 、２５にカ
ウンタ５．５′のカウンタの値を得るものである。また
、ラッチ回路４は入力のＰＧパルスであるＰＧパルス信
号ｓｐａの最初の立ち上がりでラッチ作用を行い、端子
４３ 、４４より相反する出力関係をもつ信号出力を発
生する。さらには、カウンタ５．５′にてその入出力関
係において、５１゜５１′はクロック入力端子であり、
５２ 、５２’はＰＧパルス入力端子であり、５３．５
３’はゲート入力端子であり、５４ 、５５ 、５４’
、 ５５’は出力端子である。
。これを第１図を参照して説明する◎第１図は本発明の
技術思想の理解を容易にするため示したもので、１は回
転体の回転速度（こ比例したパルス数を発生するＰＧ、
２はＣＰＵ、３は一定の周波数のクロ、クパルスを発生
する発信源、４はう、子回路、５．５′はカウンタであ
る。ここに、０ＰＵ２は内部にタイマを具備し、端子２
２に指令信号ＳＬが入力されるとタイマによりサンプリ
ング時間が設定されており、設定時刻になると端子２１
から設定信号ｓＴを発生する。さらに、ＣＰＵ２の入力
側の端子２３にゲートの状態を判定する信号を得て、こ
こではゲートが遮断されカウントされていない側のカウ
ンタの値を読み込むよう作用し、端子２４ 、２５にカ
ウンタ５．５′のカウンタの値を得るものである。また
、ラッチ回路４は入力のＰＧパルスであるＰＧパルス信
号ｓｐａの最初の立ち上がりでラッチ作用を行い、端子
４３ 、４４より相反する出力関係をもつ信号出力を発
生する。さらには、カウンタ５．５′にてその入出力関
係において、５１゜５１′はクロック入力端子であり、
５２ 、５２’はＰＧパルス入力端子であり、５３．５
３’はゲート入力端子であり、５４ 、５５ 、５４’
、 ５５’は出力端子である。
つぎに、かかる構成の機能について以下に詳細説明する
。
。
第２図および第３図は第１図の説明のため示したもので
、Ｔ’ｐｃはパルス周期、Ｔｓは設定サンプリング時間
、Ｉｌｌ、／は実サンプリング時間である。図中、第１
図と同符号のものは同じ構成部分を示す◇すなわち、Ｃ
ＰＵ２のタイマで設定され得る設定サンプリング時間Ｔ
８をここで一定とするに、設定信号Ｓ↑が論理「１」に
てＰＧパルス信号Ｓｐａの立ち上がりでラッチ回路４が
ラッチされ、ゲート信号８Ｇ ＋ ８Ｇ’がそれぞれ反
転してカウンタ５，５′が切り換る。同時に、Ｃ！ＰＵ
２に指令信号ＳＬが入力され、設定サンプリング時間Ｔ
ｓ時間後に再び設定信号８Ｔが発生されるものとなる。
、Ｔ’ｐｃはパルス周期、Ｔｓは設定サンプリング時間
、Ｉｌｌ、／は実サンプリング時間である。図中、第１
図と同符号のものは同じ構成部分を示す◇すなわち、Ｃ
ＰＵ２のタイマで設定され得る設定サンプリング時間Ｔ
８をここで一定とするに、設定信号Ｓ↑が論理「１」に
てＰＧパルス信号Ｓｐａの立ち上がりでラッチ回路４が
ラッチされ、ゲート信号８Ｇ ＋ ８Ｇ’がそれぞれ反
転してカウンタ５，５′が切り換る。同時に、Ｃ！ＰＵ
２に指令信号ＳＬが入力され、設定サンプリング時間Ｔ
ｓ時間後に再び設定信号８Ｔが発生されるものとなる。
よって、ラッチ回路４でゲート信号８Ｇ ｅ ＳＧ’と
ＰＧパルス信号ｓｐａの周期がとられることになる。
ＰＧパルス信号ｓｐａの周期がとられることになる。
ここで、第２図に示されるように（Ｔｐｏ ＜Ｔｇ ）
の場合、（０≦ＴＢ’−Ｔｓ＜ Ｔｐｃ ）ただしＴａ
２はゲート信号の切り換る期間つまり実サンプリング時
間である。いま設定信号ｓＴとＰＧパルス信号ＳＰＧが
同期している際に（Ｔｇ’ ＝ Ｔｓ ）となる。その
ｓＴとＳＰＧが非同期の際には（’ｒｇ’＜ ’ｒｓ
＋ Ｔｐａ ）となり、パルス周期Ｔ’ｐｃによって実
サンプリング時間Ｔ８＋が延長されることにより、設定
サンプリング時間後の最初のＰＧパルス信号ｓｐａで同
期をとるものとなる。
の場合、（０≦ＴＢ’−Ｔｓ＜ Ｔｐｃ ）ただしＴａ
２はゲート信号の切り換る期間つまり実サンプリング時
間である。いま設定信号ｓＴとＰＧパルス信号ＳＰＧが
同期している際に（Ｔｇ’ ＝ Ｔｓ ）となる。その
ｓＴとＳＰＧが非同期の際には（’ｒｇ’＜ ’ｒｓ
＋ Ｔｐａ ）となり、パルス周期Ｔ’ｐｃによって実
サンプリング時間Ｔ８＋が延長されることにより、設定
サンプリング時間後の最初のＰＧパルス信号ｓｐａで同
期をとるものとなる。
また、第３図に示したように（ＴＰＯ≧Ｔｓ）の場合、
設定サンプリング時間Ｔｓ時間後の最初のＰＧパルス信
号ｓｐａで同期がとられる。その場合のＰＧパルスは１
個であり、（ＴＳ’： ＴＰＯ）である。
設定サンプリング時間Ｔｓ時間後の最初のＰＧパルス信
号ｓｐａで同期がとられる。その場合のＰＧパルスは１
個であり、（ＴＳ’： ＴＰＯ）である。
かくの如く、ゲート信号とＰＧパルスは常に同期がとれ
、パルス幅に見合ったサンプリング方式でＰＧパルスの
数と時間を検知して効用可能であり、よってＰＧパルス
を全く逃がすことなく精度のよい速度検出を行うことが
できる。
、パルス幅に見合ったサンプリング方式でＰＧパルスの
数と時間を検知して効用可能であり、よってＰＧパルス
を全く逃がすことなく精度のよい速度検出を行うことが
できる。
かような検出手段および作用についてさらに詳述すれば
つぎの如くである。
つぎの如くである。
すなわち、速度算出方式としてとられてみると、Ｎ８：
サンプリング時間にカウントされるクロック数 ＮＰ：サンプリング時間にカウントされるＰＧ数 ＦＫ：クロック周波数 ｐ：１回転尚なりのＰＧの歯数 ＴＰＯ’： Ｐ Ｇパルスの周期（サンプリング時間内
の平均） とすると、速度Ｎは、 となる。ここで、この方式の特長とするところは、（１
）サンプリング時間をＰＧパルスに同期させるためにク
ロック周波数ＦＫを十分大きくすれば、’Ｉ”ｐａ’の
誤差（１／Ｎｓ）が小さくなることである。
サンプリング時間にカウントされるクロック数 ＮＰ：サンプリング時間にカウントされるＰＧ数 ＦＫ：クロック周波数 ｐ：１回転尚なりのＰＧの歯数 ＴＰＯ’： Ｐ Ｇパルスの周期（サンプリング時間内
の平均） とすると、速度Ｎは、 となる。ここで、この方式の特長とするところは、（１
）サンプリング時間をＰＧパルスに同期させるためにク
ロック周波数ＦＫを十分大きくすれば、’Ｉ”ｐａ’の
誤差（１／Ｎｓ）が小さくなることである。
（２）カウンタを交互に使用するため、カウントを読み
込む（実際はＣＰＵで行う）タイミングはサンプリング
時間内であれば、遅れても何ら支障をきたさないことに
ある。
込む（実際はＣＰＵで行う）タイミングはサンプリング
時間内であれば、遅れても何ら支障をきたさないことに
ある。
第４図および第５図は本発明が適用された一実施例を示
すもので、４′、 ４’ 、 ４” ハＣラッチ回路。
すもので、４′、 ４’ 、 ４” ハＣラッチ回路。
１よ
６成絋−遅延回路である。図中、第１図〜第３図と同符
号のものは同じ構成部分である。
号のものは同じ構成部分である。
かかる構成において、特にラッチ回路４７ 、４＃。
４″および遅延回路６よりなる部分はつぎのようしてな
る。
る。
すなわち、ＳＴ′は設定信号ＳＴによってラッチされた
ものとなる信号であり、Ｒ８Ｔはリセット信号である。
ものとなる信号であり、Ｒ８Ｔはリセット信号である。
また、ラッチ回路４ｔ 、 ４／＃の端子４５’ 、
４５″’はリセットの信号入力を行う。
４５″’はリセットの信号入力を行う。
つまり、ラッチ回路４／ 、 ４１Ｎはリセット信号Ｒ
８Ｔが入力されると、それぞれ端子４３’ 、 ４４’
と端子４３”。
８Ｔが入力されると、それぞれ端子４３’ 、 ４４’
と端子４３”。
４４″の出力が相互に置慢されるものとなる。よって、
ラッチ回路４′に入力される指令信号ｓＬの立ち上がり
でその端子４３“、 ４４”からの出力も相互に置換さ
れるものとなり、ゲート信号ｓＧＩ ＳＧ’も切り換る
ものとなる。
ラッチ回路４′に入力される指令信号ｓＬの立ち上がり
でその端子４３“、 ４４”からの出力も相互に置換さ
れるものとなり、ゲート信号ｓＧＩ ＳＧ’も切り換る
ものとなる。
さらには、遅延回路６は入力の端子６１と出力の端子６
２ 、６３を有し、指令信号ＳＬが遅延されてう、子回
路４’ 、 ４”をリセットできる。
２ 、６３を有し、指令信号ＳＬが遅延されてう、子回
路４’ 、 ４”をリセットできる。
かようにして、０ＰＵ２は指令信号ＳＬが端子２２に入
力されると、タイマで設定サンプリング時間Ｔ８を設定
する。その設定時間Ｔｓが経過すると、設定信号ｓＴを
端子２１から与える。これより、ラッチ回路４“′を介
して設定信号Ｓ？／がラッチ回路４′に入力され、ＰＧ
パルス信号ＳＰＧ入力の最初の立ち上がりで指令信号ｓ
Ｌが発生する。
力されると、タイマで設定サンプリング時間Ｔ８を設定
する。その設定時間Ｔｓが経過すると、設定信号ｓＴを
端子２１から与える。これより、ラッチ回路４“′を介
して設定信号Ｓ？／がラッチ回路４′に入力され、ＰＧ
パルス信号ＳＰＧ入力の最初の立ち上がりで指令信号ｓ
Ｌが発生する。
したがって、そのＳＴ’の立ち上がりとＳＰＧの立ち上
がりが同期して入力された場合には設定サンプリング時
間Ｔｓごとにゲート信号ｓｏ 、 Ｓａ’の切り換りが
行われ、それらが非同期で入力された場合には、ＳＴ′
の入力に対してｓｐａの立ち上がりが遅れて入力される
時間だけＴｓが延長され、第５図に示した如くにゲート
とＰＧパルスの同期を得ることになる。
がりが同期して入力された場合には設定サンプリング時
間Ｔｓごとにゲート信号ｓｏ 、 Ｓａ’の切り換りが
行われ、それらが非同期で入力された場合には、ＳＴ′
の入力に対してｓｐａの立ち上がりが遅れて入力される
時間だけＴｓが延長され、第５図に示した如くにゲート
とＰＧパルスの同期を得ることになる。
かようにＰＧパルスとカウンタの切替が常に同期してい
るため、逃がすことなくＰＧパルスを検出でき、クロッ
クパルス信号ＯＬＫよりサンプリング時間を求めること
によって精度の高い速度検出が行れるものとなる。
るため、逃がすことなくＰＧパルスを検出でき、クロッ
クパルス信号ＯＬＫよりサンプリング時間を求めること
によって精度の高い速度検出が行れるものとなる。
以上説明したように本発明によれば、低速度から高速度
まで精度よく安定した動作で速度検出可能な極めて簡易
な回路構成の装置を実現し得る方法を提供でき、実用上
有用性は顕著である。
まで精度よく安定した動作で速度検出可能な極めて簡易
な回路構成の装置を実現し得る方法を提供でき、実用上
有用性は顕著である。
第１図は本発明の技術思想の理解を容易にするため示し
た回路図、第２図および第３図は第１図の説明のため示
したタイムチャート、第４図および第５図は本発明が適
用された一実施例を示す回路図およびそのタイムチャー
トである。 １・・・・・・パルスジェネレータ（ＰＧ）、２・・・
・・・ＣＰＵ、３・・・・・・発信源、４ 、４／ 、
４１ 、４′／／川■・ラッチ回路、５．５′・・・
・・・カウンタ、６・旧・・遅延回路、Ｔ’ｐｃ・旧・
・パルス周期、Ｔｓ・・・・・・設定サンプリング時間
、ＴＢ′・・・・・・実サンプリング時間。
た回路図、第２図および第３図は第１図の説明のため示
したタイムチャート、第４図および第５図は本発明が適
用された一実施例を示す回路図およびそのタイムチャー
トである。 １・・・・・・パルスジェネレータ（ＰＧ）、２・・・
・・・ＣＰＵ、３・・・・・・発信源、４ 、４／ 、
４１ 、４′／／川■・ラッチ回路、５．５′・・・
・・・カウンタ、６・旧・・遅延回路、Ｔ’ｐｃ・旧・
・パルス周期、Ｔｓ・・・・・・設定サンプリング時間
、ＴＢ′・・・・・・実サンプリング時間。
Claims (1)
- 回転体の回転速度に比例したパルス出力を発生するパル
スジェネレータと、該パルスジェネレータ出力を得るカ
ウンタを備えるとともに、前記パルス出力をカウントす
るサンプリング時間と該カウントされたパルス数から速
度を検出する速度検出方法において、前記パルス出力を
入力とする第１のカウンタおよび第２のカウンタと、一
定周波数のクロックとして入力する第３のカウンタおよ
び第４のカウンタを設け、所定期間後に入力されたパル
ス出力に同期させて第１のカウンタまたは第２のカウン
タによりパルス出力数のサンプリングを行い、かつ第３
のカウンタまたは第４のカウンタのカウント値によりサ
ンプリング時間を求めることにより、前記第１のカウン
タおよび第３のカウンタと前記第２のカウンタおよび第
４のカウンタを交互にカウントするようにしたことを特
徴とする速度検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28104386A JPS63133066A (ja) | 1986-11-26 | 1986-11-26 | 速度検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28104386A JPS63133066A (ja) | 1986-11-26 | 1986-11-26 | 速度検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133066A true JPS63133066A (ja) | 1988-06-04 |
Family
ID=17633500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28104386A Pending JPS63133066A (ja) | 1986-11-26 | 1986-11-26 | 速度検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093406A (ja) * | 2005-09-29 | 2007-04-12 | Ntn Corp | ドライブシャフトの軸トルク測定方法および測定装置 |
| JP2007093407A (ja) * | 2005-09-29 | 2007-04-12 | Ntn Corp | ドライブシャフトの軸トルク測定方法および測定装置 |
-
1986
- 1986-11-26 JP JP28104386A patent/JPS63133066A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093406A (ja) * | 2005-09-29 | 2007-04-12 | Ntn Corp | ドライブシャフトの軸トルク測定方法および測定装置 |
| JP2007093407A (ja) * | 2005-09-29 | 2007-04-12 | Ntn Corp | ドライブシャフトの軸トルク測定方法および測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433919A (en) | Differential time interpolator | |
| JPS634674B2 (ja) | ||
| JPS63190425A (ja) | カウンタ回路 | |
| JPS63133066A (ja) | 速度検出方法 | |
| US4722094A (en) | Digital rate detection circuit | |
| US4423337A (en) | Gate circuit for a universal counter | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JPH0455274B2 (ja) | ||
| JP2911130B2 (ja) | 位相差検出装置 | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 | |
| SU1003321A1 (ru) | Устройство задержки пр моугольных импульсов | |
| JPH01194709A (ja) | 位相判別回路 | |
| KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
| JPH0317275Y2 (ja) | ||
| SU1420546A1 (ru) | Цифровой фазометр | |
| JPS6236586A (ja) | デイジタル計時装置 | |
| KR920001718B1 (ko) | 펄스열 검출회로 | |
| JP2725463B2 (ja) | サーボモータの速度検出装置 | |
| SU849096A1 (ru) | Фазометр | |
| JPS6298265A (ja) | 速度検出装置 | |
| JPH0125352Y2 (ja) | ||
| SU1762400A2 (ru) | Устройство дл обнаружени потери импульса | |
| RU2042977C1 (ru) | Цифровой следящий умножитель частоты | |
| JPH01212368A (ja) | パルス幅計測回路 |