[go: up one dir, main page]

JPS63129414A - Memory mapped external storage system for microcomputer - Google Patents

Memory mapped external storage system for microcomputer

Info

Publication number
JPS63129414A
JPS63129414A JP27617686A JP27617686A JPS63129414A JP S63129414 A JPS63129414 A JP S63129414A JP 27617686 A JP27617686 A JP 27617686A JP 27617686 A JP27617686 A JP 27617686A JP S63129414 A JPS63129414 A JP S63129414A
Authority
JP
Japan
Prior art keywords
external storage
memory
connector
memory unit
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27617686A
Other languages
Japanese (ja)
Inventor
Toshihide Sugimura
杉村 寿秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27617686A priority Critical patent/JPS63129414A/en
Publication of JPS63129414A publication Critical patent/JPS63129414A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten an access time, by providing a connector connected directly to an address bus, a data bus, and another control line, an external memory unit connected to the connector, and a ROM which stores a procedure to memory-map the external memory unit, at a control part. CONSTITUTION:When a power source is applied, a system program stored in the ROM10 in the control part 9 is executed by a central processing part 11. After initialization for every part being completed, the control part 9 performs a processing for the command of an input/output part 13. And a processed data is written on or read out from a memory cell E<2>PROM (non- volatile read/write memory) 2 in the external memory unit 1 via the connector 16 after being memory-mapped from the address bus 3' and the data bus 4' at need. After a processing is completed, the external memory unit 1 is removed from the connector 16, and is preserved, and when necessary, the external memory unit 1 is connected to the connector 16, thereby, the data written on the E<2>PROM2 can be updated.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンビーータシステムの記憶方式に関
し、特に小規模の外部記憶方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION The present invention relates to a storage system for a microcomputer system, and more particularly to a small-scale external storage system.

従来の技術 従来、この種のマイクロコンピュータの外部記憶方式は
、少なくとも中央処理部と、アドレスおよびデータバス
と、メモリROMおよびRAMと、外部記憶をアクセス
するためのインターフェースと、デコーダとを有する制
御部と、このインターフェースに接続される外部記憶装
置とからなり、この外部記憶装置にはフロッピィディス
ク、磁気テープ、磁気ディスク、磁気ドラムなどを用い
るものであった。したがって、これらの外部記憶装置は
大型で価格が高く、小規模な記憶容量のみが必要の場合
には不適描であるという欠点があった。
BACKGROUND OF THE INVENTION Conventionally, external storage systems for microcomputers of this type include a control unit having at least a central processing unit, an address and data bus, memory ROM and RAM, an interface for accessing external storage, and a decoder. and an external storage device connected to this interface, and this external storage device used a floppy disk, magnetic tape, magnetic disk, magnetic drum, etc. Therefore, these external storage devices are large and expensive, and are unsuitable when only a small storage capacity is required.

またこの従来の方式においては、データの入出力にイン
ターフェースを用いているために、メモリのアクセスに
時間がかかるという欠点があった。
Furthermore, this conventional method has the disadvantage that it takes time to access the memory because an interface is used for inputting and outputting data.

発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわち外部記憶装置が
大型で価格が高く、かつインターフェースを用いるため
にアクセス時間が長くなシ、小規模な記憶容量の場合に
は不適尚であるという問題点を解決した外部記憶方式を
提供することにある。
Problems to be Solved by the Invention The purpose of the present invention is to solve the above-mentioned drawbacks, namely, that external storage devices are large and expensive, and access time is long due to the use of an interface. The object of the present invention is to provide an external storage method that solves the problem that it is unsuitable.

問題点を解決するための手段 本発明は上述の問題点を解決するために、少なくとも中
央処理部と、アドレスおよびデータバスと、記憶のため
の手順などを格納するためのメモリROMと、ワークエ
リアなどに用いられるメモリRAMと、デコーダとアド
レスバス、データバスおよびメモリライト、メモリリー
ド、チップセレクトなどの制御線に直結するコネクタと
を有する制御部と、このコネクタに接続する小容量の不
揮発性外部記憶ユニットとを設け、メモ980M中にこ
の外部記憶ユニットをメモリマツプする手順を格納する
構成を採用するものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides at least a central processing unit, an address and data bus, a memory ROM for storing procedures for storage, etc., and a work area. A control unit that has a memory RAM used for such applications, a decoder, an address bus, a data bus, and a connector that is directly connected to control lines such as memory write, memory read, and chip select, and a small-capacity nonvolatile external device that is connected to this connector. A storage unit is provided, and a memo 980M stores a procedure for memory mapping this external storage unit.

作用 本発明は上述のように構成したので、制御部内で処理さ
れたデータは、必要に応じて外部記憶ユニットにメモリ
マップドされて、書き込みおよび読み出しを行うことが
できる。またこの外部記憶ユニットをF;EPB、OM
または電源によシバツクアップされたRAMとして不揮
発性にすることにより、取ジはずして保管することがで
きる。
Operation Since the present invention is configured as described above, the data processed within the control section can be memory mapped to an external storage unit and can be written and read as necessary. Also, use this external storage unit as F; EPB, OM.
Alternatively, by making it non-volatile as RAM backed up by a power supply, it can be removed and stored.

実施例 次に本発明の実施例について図面を参照して説明する。Example Next, embodiments of the present invention will be described with reference to the drawings.

本発明の第1の実施例をブロック図で示す第1図を参照
すると、本発明のマイクロコンビーータは、外部記憶ユ
ニット1と、制御部9と、入出力部13とを有し、外部
記憶ユニットは、記憶素子としてE2PROM(不揮発
性リードライトメモリ)2と、アドレスバス3と、デー
タバス4と、チップセレクト線5と、メモリリード線6
と、メモリライト線7と、これらが配設されたプリント
配線板8とからなっている。また制御部9は、外部記憶
ユニット1に対し、データの読み出し、書き込みをする
ためのソフトウェアを格納したROMl0と、ワークエ
リアなどに用いるR、AM12と、入出力部13用のイ
ンタフェース14と、外部記憶ユニット1をメモリマツ
ピングするためのデコーダ15と、これらのシステムを
制御する中央処理部11!:、アドレスバス3′および
データバス4′と、デコーダ15からのチップセレクト
線5′と、中央処理部11からのメモリリード線6′お
よびメモリライト線7′と、これらバスおよび制御線に
直結するコネクタ16とからなシ、このコネクタ16に
外部記憶ユニットlが接続される。また制御部9の入出
力部用インターフェース14には入出力部13が接続さ
れる。
Referring to FIG. 1, which shows a first embodiment of the present invention in the form of a block diagram, the microcomputer of the present invention has an external storage unit 1, a control section 9, an input/output section 13, and an external The storage unit includes an E2PROM (nonvolatile read/write memory) 2 as a storage element, an address bus 3, a data bus 4, a chip select line 5, and a memory lead line 6.
, a memory write line 7, and a printed wiring board 8 on which these are arranged. The control unit 9 also connects the external storage unit 1 with a ROM10 storing software for reading and writing data, R and AM12 used as work areas, an interface 14 for the input/output unit 13, and an external A decoder 15 for memory mapping the storage unit 1 and a central processing unit 11 for controlling these systems! : directly connected to address bus 3' and data bus 4', chip select line 5' from decoder 15, memory read line 6' and memory write line 7' from central processing unit 11, and these buses and control lines. An external storage unit l is connected to the connector 16. Further, the input/output section 13 is connected to the input/output section interface 14 of the control section 9 .

次に本実施例の動作について第1図を用いて説明する。Next, the operation of this embodiment will be explained using FIG.

まず、電源が投入されると、中央処理部11によって制
御部9の1(,0Ml0に格納しであるシステムプログ
ラムが実行される。各部の初期設定が終ると、制御部9
は入出力部13のコマンドに対して処理を行う。そして
この処理されたデータは、必要に応じてアドレスバス3
′およびデータバス4′からメモリマップドされてコネ
クタ16を介して外部記憶ユニット1の記憶素子E”F
ROM2に書き込まれ、また読み出される。処理が終了
すると、外部記憶ユニットlをコネクタ16から取り外
して保管し、必要に応じて、この外部記憶ユニット1を
コネクタ16に接続し、E”FROM2に書き込まれた
データを更新する。
First, when the power is turned on, the central processing unit 11 executes the system program stored in 1 (,0Ml0) of the control unit 9. After the initial settings of each unit are completed, the control unit 9
performs processing on commands from the input/output unit 13. This processed data is then transferred to the address bus 3 as necessary.
' and the data bus 4' to the memory element E''F of the external storage unit 1 via the connector 16.
It is written to and read from ROM2. When the processing is completed, the external storage unit 1 is removed from the connector 16 and stored, and if necessary, the external storage unit 1 is connected to the connector 16 and the data written in the E''FROM 2 is updated.

なお、とのE2FROM2の記憶容量は、中央処理部1
1の容量にもよるが、一般のアドレスバス16本を有す
る例えば8085などの場合数十キロバイトが可能であ
る。
Note that the storage capacity of E2FROM2 is the same as that of central processing unit 1.
Depending on the capacity of 1, for example, the 8085, which has 16 general address buses, can have several tens of kilobytes.

第2図は本発明の第2の実施例であシ、第1図の記憶素
子E”PROM2の代わpに几AM17とバックアップ
電源18とを用いたものであり、その動作は第1の実施
例と全く同様に説明される。
FIG. 2 shows a second embodiment of the present invention, in which an AM17 and a backup power supply 18 are used in place of the memory element E"PROM2 in FIG. 1, and its operation is the same as in the first embodiment. It is explained exactly like the example.

発明の効果 以上に説明したように、本発明によれば、制御部にアド
レスバス、データバスおよびその他の制御線に直結する
コネクタと、このコネクタに接続する外部記憶ユニット
と、この外部記憶ユニットをメモリマツプする手順を格
納するROMとを設けることによシ、アクセス時間が短
く、小型で安価な外部記憶方式が得られるという効果が
ある。
Effects of the Invention As explained above, according to the present invention, a control unit includes a connector directly connected to an address bus, a data bus, and other control lines, an external storage unit connected to this connector, and an external storage unit. By providing a ROM for storing memory mapping procedures, it is possible to obtain a compact and inexpensive external storage system with short access time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例のブロック図、第2図は
本発明の第2の実施例の外部記憶ユニットのブロック図
である。 l・・・・・・外部記憶ユニット、2・・・・・・EE
PROM(記憶素子)、3.3′・°′・・・アドレス
バス、4,4′・・・・・・データバス、5,5’・・
・・・・チップ毎しクト線、6.6′・・・・・・メモ
リリード線、7,7′・・°・・・メモリライト線、8
・・・・・・プリント配線板、9・・・・−・制御部、
10・・・・・・ROM111・・・・・・中央処理部
、12・・・・・・RAM、13・・・・−人出力部、
14・・・・・・入出力コントローラ、15・・・・・
・デコーダ、16・・・・・コネクタ、17・・・・・
・RAM118・・・・−・バックアップ電源。 菊/回 77   /”w4M /8   ノ)゛ツクアッフ゛電逓 鵠Z図
FIG. 1 is a block diagram of a first embodiment of the invention, and FIG. 2 is a block diagram of an external storage unit of the second embodiment of the invention. l...External storage unit, 2...EE
PROM (memory element), 3.3'・°'...address bus, 4,4'...data bus, 5,5'...
....Chip-by-chip power line, 6.6'...Memory lead wire, 7,7'...°...Memory write line, 8
・・・・・・Printed wiring board, 9・・・・・・Control unit,
10...ROM111...Central processing unit, 12...RAM, 13...-Person output unit,
14... Input/output controller, 15...
・Decoder, 16... Connector, 17...
・RAM118...- Backup power supply. Chrysanthemum / times 77 /”w4M /8 ノ)゛Tsukufu゛Electric broadcasting mouse Z diagram

Claims (1)

【特許請求の範囲】[Claims] 少なくとも中央処理部と、アドレスおよびデータバスと
、記憶のための手順などを格納するためのメモリROM
と、ワークエリアなどに用いられるメモリRAMと、外
部記憶をアクセスするためのインターフェースと、デコ
ーダと、このデコーダからのチップセレクト線および前
記中央処理部からのメモリリード線、メモリライト線な
どの制御線を有する制御部と、前記インターフェースに
接続される外部記憶装置とからなるマイクロコンピュー
タの外部記憶方式において、前記インターフェースに接
続される外部記憶装置を取り除き、前記アドレスバス、
データバスおよびメモリライト、メモリリード、チップ
セレクトなどの制御線に直結するコネクタと、このコネ
クタに接続する小容量の不揮発性外部記憶ユニットとを
設け、かつ前記ROMに外部記憶ユニットをメモリマッ
プする手順を格納することにより、前記外部記憶ユニッ
トをメモリマッピングして記憶させるようにすることを
特徴とするマイクロコンピュータのメモリマップド外部
記憶方式。
At least a central processing unit, an address and data bus, a memory ROM for storing procedures for storage, etc.
, a memory RAM used as a work area, an interface for accessing external storage, a decoder, a chip select line from the decoder, and control lines such as a memory read line and a memory write line from the central processing unit. In an external storage system for a microcomputer comprising a control unit having a controller and an external storage device connected to the interface, the external storage device connected to the interface is removed and the address bus is
A procedure for providing a connector directly connected to a data bus and control lines such as memory write, memory read, and chip select, and a small-capacity nonvolatile external storage unit connected to this connector, and memory mapping the external storage unit to the ROM. 1. A memory mapped external storage system for a microcomputer, characterized in that the external storage unit is memory mapped and stored by storing .
JP27617686A 1986-11-19 1986-11-19 Memory mapped external storage system for microcomputer Pending JPS63129414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27617686A JPS63129414A (en) 1986-11-19 1986-11-19 Memory mapped external storage system for microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27617686A JPS63129414A (en) 1986-11-19 1986-11-19 Memory mapped external storage system for microcomputer

Publications (1)

Publication Number Publication Date
JPS63129414A true JPS63129414A (en) 1988-06-01

Family

ID=17565777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27617686A Pending JPS63129414A (en) 1986-11-19 1986-11-19 Memory mapped external storage system for microcomputer

Country Status (1)

Country Link
JP (1) JPS63129414A (en)

Similar Documents

Publication Publication Date Title
JP5290516B2 (en) Memory device, system having memory device, and method of operating embedded device
US5883842A (en) Memory card having block erasure type memory units which are used even when partially defective
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
JPH03144879A (en) Portable semiconductor memory device
JPS63129414A (en) Memory mapped external storage system for microcomputer
JPS58211232A (en) Microcomputer output circuit
JPH03209543A (en) Personal computer
JP3328605B2 (en) Semiconductor storage device
JP2618032B2 (en) Input/Output Circuit
JPH04167039A (en) Data write system
JPH10232819A (en) Memory controller and memory access method
JPS6280744A (en) Control circuit for ram
RU2179332C1 (en) Computer system
JPS62289999A (en) Data writing method
JPH04130976A (en) Microcomputer
JP2000276399A (en) Address control system
JP2001075745A (en) Information processor and adaptor for fitting semiconductor memory
JPS62150595A (en) Semiconductor device
JPS60215259A (en) Memory control circuit
JPH02163841A (en) Program evaluating device for microcomputer
JPH0214340A (en) Selecting method for ic card
JPH02116346U (en)
JPH02156317A (en) Initial setting method
JPS617962A (en) Programmable controller
JPH0566992A (en) Data access system for eeprom