JPS63127498A - サンプリングホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サンプリングホールド回路にかかわり、特に
高速サンプリング動作を行わせるときに有用なサンプリ
ングホールド回路に関するものである。

〔発明の概要〕

ＩＣ化されたサンプリングホールド回路において、差動
増幅器と電流源との間にそれぞれ２個のトランジスタを
接続し、カレントミラー回路がサンプリングホールド期
間にもオン状態となるように前記２個のトランジスタに
よって分流制御し、これによって被サンプリング源が高
速でスイッチングされたときでも位相遅れのないリニア
なサンプリング電圧が得られるようにしたものである。

〔従来の技術〕

第２図は、従来例のＩＣ化されたサンプリングホールド
回路１００を示している。このサンプリングホールド回
路１００は差動増幅器１、カレントミラー回路２、ホー
ルド用コンデンサＣ１電流源Ｊ、スイッチング回路３で
その主要部が構成されている。差動増幅器ｌはカレント
ミラー回路２どの接続により能動負荷を用いた電流モー
ド型の差動増幅器となっている。

入力端４には被サンプリング信号源Ｓが接続され、出力
端５からはサンプリング信号Ｓ、Ｓ、Ｏが得られる。差
動増幅器ｌは１対のＮＰＮ型のトランジスタＱ１．Ｑ２
で構成され、出力端５の信号をトランジスタＱ２のベー
スに帰還することによって電圧ホロアで利得が１となる
ように形成されている。

カレントミラー回路２はダイオードＤ、ＰＮＰ型ののト
ランジスタＱ３で構成され、差動増幅器１に流入する１
対の出力電流Ｉ、Ｉが等しくなるようにする。又スイッ
チング回路３は２個のＮＰＮ型のトランジスタＱ４．Ｑ
５　とサンプリングパルス源Ｓ、Ｐとで構成されている
。

このような構成において、サンプリング期間にはサンプ
リングパルス源Ｓ、ＰのサンプリングパルスＳ、Ｓ、Ｐ
の立上りによりＮＰＮ型のトランジスタＱ４を導通し、
差動増幅器１の１対のＮＰＮ型のトランジスタＱｌ、Ｑ
２　をオンにする。モして差動増幅器１によって形成さ
れている電圧ホロア回路により入力端４の被サンプリン
グ信号Ｓ、Ｓ、ｉと同一信号がホールド用コンデンサＣ
に瞬時に充電される。すなわち、カレントミラー回路２
からの１対の出力電流Ｉ、Ｉは電流源Ｊ及びホールドコ
ンデンサＣに流出入し、被サンプル信号源による１対の
トランジスタＱｌ、Ｑ２（７）エミッタ電流のアンバラ
ンス分がコンデンサＣに充放電されるものである。

次に、ホールド期間には差動増幅器１、カレントミラー
回路２、スイッチング回路３の各ＮＰＮ型のトランジス
タＱ１．Ｑ２．ダイオードＤ、　ＰＮＰ型のトランジス
タＱ３及びＮＰＮ型のトランジスタＱ４はすべてオフと
なり、ホールド用コンデンサＣはサンプリング時の電圧
を保持する。

〔発明が解決しようとする問題点〕

ＩＣ化されたこのようなサンプリングホールド回路は、
同一シリコン基板上にバーチカル構造でＮＰＮ型のトラ
ンジスタを製造すると共に通常はラテラル構造でＰＮＰ
型のトランジスタＱ３を形成している。

ところで、バーチカル構造とラテラル構造とではその高
周波帯域でのスイッチング特性が大巾に異なる。すなわ
ち、前者が高速で後者が低速である。例えば、トランジ
ション周波数ｆＴは前者が数ＧＨｚのオーダに対し、後
者は数ＭＨｚのオーダとなっている。そこで両者のスイ
ッチング特性を近接させるためにラテラル構造からバー
チカル構造のＰＮＰ型のトランジスタを用いると、この
場合にはかえって製造工程が増し、チップ自体の製造コ
ストが上がる。したがって、従来よりスイッチング特性
を無視してより廉価なバーチカル構造のＮＰＮ型のトラ
ンジスタとラテラル構造のＰＮＰ型のトランジスタＱ３
とを用いてサンプリングホールド回路を構成していた。

そのため、サンプリングホールド回路としてのスイッチ
ング特性は低速のラテラル構造のＰＮＰ型のトランジス
タＱ３で一犬的に拘束されてしまい、例えばＣＣＤカメ
ラに使用されているようにサンプリング周波数ｆｐが１
４ＭＨｚ以上の高速サンプリング周波数を必要とする場
合などでは、理想的なサンプリング動作が行えないとい
う問題があった。そしてこのようにサンプリング動作が
不正確になると映像信号の画質を悪くすることになる。

本発明は、かかる問題点にかんがみてなされたもので、
リニアな高速サンプリング動作を行うことのできるサン
プリングホールド回路を提供することを目的としてなさ
れたものである。

〔問題点を解決するための手段〕

本発明による第１図のサンプリングホールド回路２００
は、差動増幅器１の１対のトランジスタＱ１．Ｑ２のコ
レクタ電極と電流源Ｊとの間にそれぞれ接続される２個
の分流用トランジスタＱ５Ｑ６を設けて、カレントミラ
ー回路２がサンプリングホールド期間にスイッチングを
行わず常時オン状態となるようにすると共にサンプリン
グ期間には被サンプリング信号Ｓ、Ｓ、ｉの同一信号が
ホールド用コンデンサＣに充放電されるようにしている
。

〔作用〕

本発明のサンプリングホールド回路２００においては、
差動増幅器が能動化されたサンプリング期間にはホール
ド用コンデンサＣは被サンプリング信号と同一の信号が
充電されると共に、ホールド期間にはカレントミラー回
路２の１対の電流Ｉ、Ｉを２個のトランジスタＱ５．Ｑ
６によって吸収する。

したがって、サンプリング速度はカレントミラー回路２
のラテラル構造のＰＮＰ型のトランジスタＱ３の低速ス
イッチング特性に拘束されず、他のバーチカル構造のＮ
ＰＮ型のトランジスタの高速スイッチング特性に支配さ
れることになる。

〔実施例〕

第１図は、本発明によるＩＣ化されたサンプリングホー
ルド回路の実施例を示す。なお、従来と同一のものは同
一符号を記しその詳説を省く。

本発明のサンプリングホールド回路２００は差動増幅器
の１対のＮＰＮ型のトランジスタＱ＋　　。

Ｑ２のコレクタ電極と電流源Ｊとの間に前者にはコレク
タ電極が後者にはエミッタ電極がそれぞれ個別に接続さ
れる２個のＮＰＮ型のトランジスタＱ５．Ｑ６を設けて
いる。２個のＮＰＮ型のトランジスタＱ５．Ｑ６のベー
ス及びエミッタ電極はそれぞれスイッチング回路３のサ
ンプリングパルス源Ｓ、Ｐ及びスイッチング回路３のＮ
ＰＮ型のトランジスタＱ４のエミッタ電極、電流源Ｊに
接続されている。

なお他の構成は従来のものとほぼ同一である。

このような構成において、サンプリング期間にはスイッ
チング回路３のＮＰＮ型のトランジスタＱ４及び差動増
幅器１の１対のＮＰＮ型のＱ＋　　。

Ｑ２がオンとなり、上記２個のＮＰＮ型のトランジスタ
Ｑ５．Ｑ６がオフとなる。被サンプリング信号Ｓ、Ｓ、
ｉに対応するカレントミラー回路２の出力電流の瞬時値
ｉがＰＮＰ型のトランジスタＱ３からホールド用コンデ
ンサＣに流入する。次に、ホールド期間にはスイッチン
グ回路３のＮＰＮ型のトランジスタＱ４及び差動増幅器
１の１対のＮＰＮ型のトランジスタＱｌ、Ｑ２がオフと
なり、上記２個のＮＰＮ型のトランジスタＱｓ　　。

Ｑ６がオンとなる。

そして、このホールド期間にはカレントミラー回路２の
１対の出力電流Ｉ、Ｉは２個のＮＰＮ型のトランジスタ
Ｑ５．Ｑ６によってすべて電流源Ｊに吸収されてホール
ド用コンデンサＣに充電されることはない。したがって
、カレントミラー回路２のＰＮＰ型のトランジスタＱ３
は特にサンプリング期間にオン曇オフを繰返す必要がな
くなり、そのスイッチング特性の低速性がサンプリング
動作に悪い影響を与えることがない。

第３図は、本発明のサンプリングホールド回路２００−
ｔ−測定した各部の信号波形を示すもので、同図（Ａ）
の波形は被サンプリング信号Ｓ、Ｓ、ｉを示し、同図（
Ｂ）のサンプリングパルスＳ、Ｓ。

Ｐのサンプリング周波数ｆＳの立上りに対して、同図（
Ｃ）の実線で示す通り、サンプリングホールド信号Ｓ、
Ｓ、Ｏは、バーチカル構造のＮＰＮ型のトランジスタの
高速スイッチング特性、すなわちトランジション周波数
ｆｔ＝１〜２ＧＨｚで立上がるので、立上り立下がり時
のタイムラグでもなく、はぼ完全な階段波が得られる。

これに対して分流用のトランジスタＱ５．Ｑ６が使用さ
れていないときは低速のＰＮＰ型のトランジスタＱ３が
サンプリング時にスイッチングされることになるから、
第３図の点線で示すように立上がり、立下がりにおくれ
時間ｔｄ及びｔ、が付加され、アクイジョンタイム及び
セトリングタイムが悪くなって理想的なサンプリング動
作ができない。

なお、本実施例においてカレントミラー回路２は、ｈｆ
ｅキャンセル回路を採用したカレントミラー回路、例え
ばウィルソンタイプのものを用いて１対の出力電流ｉ、
ｉの電流バランス精度を向上させでもよい。また、２個
のＮＰＮ型のトランジスタＱ５．Ｑ６のエミッタ電極ラ
インに抵抗を増設してエミッタ電流のバランス精度を向
上させてもよい。

〔発明の効果〕

以上のように、本発明のサンプリングホールド回路によ
れば、低速のＰＮＰ　）ランジスタからなるカレントミ
ラー回路がスイッチングを行わず常時オン状態となり、
サンプリング期間のみ被サンプリング信号がホールド用
コンデンサに充電されるように構成したので、高速スイ
ッチング特性が得られ、理想的な高速サンプリングホー
ルドが行なわれるという効果を奏するものである。

【図面の簡単な説明】

第１図は、本発明によるＩＣ化されたサンプリングホー
ルド回路の実施例を示すブロック図、第２図は従来のサ
ンプリングホールド回路を示すブロック図、第３図（Ａ
）　、　（Ｂ）　、　（Ｃ：）はそれぞれ被サンプリン
グ信号、サンプリングパルス、サンプリングホールド信
号を示す波形図である。 図中、ｌは差動増幅器、２はカレントミラー回路、３は
スイッチング回路、Ｑ＋　　＋　Ｑ２　　＋　Ｑ３　＋
Ｑ４　　、Ｑ５　　、Ｑ６はＮＰＮ型のトランジスタ、
ＱはＮＰＮ型のトランジスタ、Ｄはダイオード、Ｃはホ
ールド用コンデンサ、Ｓは被サンプリング信号源、Ｊは
電流源、Ｓ、Ｐはサンプリングパルス源を示す。

Claims (1)

【特許請求の範囲】
1. 　電圧ホロワー回路とされている差動増幅器と、前記差
   動増幅器の１対のトランジスタのコレクタ電極のそれぞ
   れに接続されるカレントミラー回路と、前記差動増幅器
   の出力端に接続されたホールド用コンデンサと、前記差
   動増幅器の１対のトランジスタのエミッタ電極に接続さ
   れた電流源と、前記カレントミラー回路と前記電流源と
   の間にコレクタ電極及びエミッタ電極がそれぞれ個別に
   接続された２個の分流用トランジスタとからなり、サン
   プリング期間には前記差動増幅器が能動化されて前記差
   動増幅器の入力端に接続されている被サンプリング信号
   を前記ホールド用コンデンサに保持すると共に、ホール
   ド期間には前記２個の分流用トランジスタが導通して前
   記カレントミラー回路の１対の出力電流を吸収するよう
   にしたことを特徴とするサンプリングホールド回路。