JPS63120507A - Gain control circuit - Google Patents
Gain control circuitInfo
- Publication number
- JPS63120507A JPS63120507A JP26489786A JP26489786A JPS63120507A JP S63120507 A JPS63120507 A JP S63120507A JP 26489786 A JP26489786 A JP 26489786A JP 26489786 A JP26489786 A JP 26489786A JP S63120507 A JPS63120507 A JP S63120507A
- Authority
- JP
- Japan
- Prior art keywords
- transfer function
- linear
- amplifier
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はデジタル的に利得を制御する利得制御回路に係
り、特に簡単な回路構成でデシベルリニアな特性が得ら
れるものに関し、例えばファクシミリ受信回路中の自動
利得制御回路に適用すれば、回線接続のつど異なる減衰
量によって出力が変動するのを有効に防止することがで
きる。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a gain control circuit that digitally controls gain, and particularly relates to a gain control circuit that can obtain linear decibel characteristics with a simple circuit configuration, such as a facsimile receiving circuit. If applied to the automatic gain control circuit inside, it is possible to effectively prevent output fluctuations due to different attenuation amounts each time a line is connected.
[従来の技術]
例えば、ダイナミックレンジ51dB、分解能0.2d
Bのデジタル制御型可変利得制御回路(以下、プログラ
マブルゲイン増幅器という)は、256個のスイッチと
抵抗とを備えた1段の増幅回路により構成することがで
きるが、部品点数が非常に多くなるため、一般的には、
1段当り16個のスイッチと抵抗とを備えた増幅回路を
前段と後段の2段に分割することにより部品点数を減ら
している。[Prior art] For example, dynamic range 51 dB, resolution 0.2 d
B's digitally controlled variable gain control circuit (hereinafter referred to as a programmable gain amplifier) can be configured with a single stage amplifier circuit equipped with 256 switches and resistors, but the number of components is extremely large. ,In general,
The number of parts is reduced by dividing the amplifier circuit, which has 16 switches and resistors per stage, into two stages: a front stage and a rear stage.
しかし、この構成でも、まだ部品点数が多いため、回路
を工夫する必要がある。However, even with this configuration, the number of parts is still large, so it is necessary to devise a circuit.
そこで、従来、特開昭55−25209号公報に示され
ているように、伝達関数全体が対数の近似式となる回路
方式を採用することにより上述した不具合を解決したも
のがある。即ち、第4図に示すように、実線で示す伝達
関数
V=YU ・・・ (1)に対して
、これと近似する、点線で示す伝達関数を利用して、G
の可変によるデシベルリニアな特性を持つ回路を第5図
に示す如く実現したものである。Therefore, as disclosed in Japanese Patent Application Laid-Open No. 55-25209, there has been a method in which the above-mentioned problems have been solved by adopting a circuit system in which the entire transfer function is a logarithmic approximation formula. That is, as shown in FIG. 4, the transfer function V=YU shown by the solid line...For (1), using the transfer function shown by the dotted line that approximates this, G
A circuit with decibel linear characteristics due to the variation of the oscilloscope is realized as shown in FIG.
因に、この回路の一点鎖線内の組合せ抵抗をR8とする
ど、伝達関数Vは
RA R1(R8+R,)
R,(1−1−G)
ゆえに、
となり、(2)式ど等しいことがわかる。Incidentally, assuming that the combined resistance in the dashed line of this circuit is R8, the transfer function V becomes RA R1 (R8 + R,) R, (1-1-G) Therefore, it can be seen that equation (2) is equal. .
第5図に示す回路は、所定の利得制御範囲を24段階で
可変するものとして考えられているため、これを後段の
増幅回路に使用すれば、従来必要とされていた16個の
スイッチと抵抗を、スイッチは4分の1に、抵抗は2分
の1に減らすごとができることになる。The circuit shown in Figure 5 is designed to vary the predetermined gain control range in 24 steps, so if it is used in the subsequent amplifier circuit, it will eliminate the 16 switches and resistors that were previously required. The switch can be reduced by one-fourth, and the resistance by one-half.
ところで、上記回路は、既述したように伝達量−A
−
数全体が対数の近似式となる回路方式を採っているため
に、抵抗R、R8,R8,R,以外に、八
入力端子と反転入力端子間に介設される抵抗R1を必要
としていた。By the way, in the above circuit, as mentioned above, the transmission amount -A
- Since the circuit system uses a circuit system in which the entire number is an approximate expression of logarithm, in addition to resistors R, R8, R8, R, a resistor R1 was required to be inserted between the 8 input terminals and the inverting input terminal. .
[発明が解決しようとする問題点]
上記したように従来の回路では増幅器の入力側に抵抗R
1を必要とするため、なお回路が複雑であるという問題
があった。[Problems to be solved by the invention] As mentioned above, in the conventional circuit, a resistor R is placed on the input side of the amplifier.
1, there was a problem in that the circuit was complicated.
したがって、本発明の目的は、上記従来技術の問題点を
解消して、抵抗R1を不要とする簡単な回路橘成であり
ながら、デシベルリニアな特性を得ることが可能な利得
制御回路を提供することにある。Therefore, it is an object of the present invention to solve the problems of the prior art described above and provide a gain control circuit that can obtain linear decibel characteristics while having a simple circuit configuration that does not require the resistor R1. There is a particular thing.
[問題点を解決するための手段]
本発明の利得制御回路は、入出力端子間に一定の利得を
有する増幅器と、複数の抵抗及びその抵抗の選択切替を
行う複数のスイッチから成る可変抵抗回路網とから構成
されている。[Means for Solving the Problems] The gain control circuit of the present invention is a variable resistance circuit consisting of an amplifier having a constant gain between input and output terminals, a plurality of resistors, and a plurality of switches for selectively switching the resistors. It is composed of a net.
このように構成された利得制御回路は、その入出力端子
間、すなわち増幅器の入出力端子間の伝達関数を次式の
ように設定する。The gain control circuit configured in this manner sets the transfer function between its input and output terminals, that is, between the input and output terminals of the amplifier, as shown in the following equation.
ここで、R8はスイッチをデジタル符号信号によって切
替えることによって得られる可変抵抗回路網の抵抗であ
る。Here, R8 is the resistance of the variable resistance network obtained by switching the switch with a digital code signal.
また、抵抗RBを可変させることにより得られる上記入
出力間の伝達関数変化領域が、理想伝達関数のリニアな
特性とその対数表示によるデシベルリニアな特性との差
が小さい直線領域となるように上記式中の6値を設定し
である。In addition, the change area of the transfer function between the input and output obtained by varying the resistance RB is a linear area in which the difference between the linear characteristic of the ideal transfer function and the decibel linear characteristic expressed by its logarithm is small. The six values in the formula are set.
ここで、理想伝達関数とは、例えば4ビツト構成とした
場合には、16個のスイッチと抵抗とから成る抵抗回路
網を有する増幅回路の伝達関数のことである。Here, the ideal transfer function is a transfer function of an amplifier circuit having a resistance network consisting of 16 switches and resistors, for example, in the case of a 4-bit configuration.
なお、R,/R8を上位のデジタル符号信号によって可
変とし、伝達関数変化領域を拡大することが可能である
。Note that it is possible to make R and /R8 variable depending on the higher-order digital code signal to expand the transfer function change area.
[作 用]
第4図において、理想伝達関数Vの変化(利得= 6−
変化)の大きい範囲(0〜10倍)を1段の増幅回路で
カバーしようとすると、伝達関数全体が対数の近似式と
なる回路方式を採用しなげればならないが、1〜1.4
倍稈度の小さい利得変化の直線範囲では、デシベルリニ
アな特性とリニアな特性との差が小さいことから、理想
伝達関数全体を対数近似の回路方式とでるのではなく、
その一部をリニアな回路方式で近似することによって上
記範囲の利得がデシベルリニアの近似で得られる。[Function] In Fig. 4, when trying to cover a large range (0 to 10 times) of change (gain = 6- change) in the ideal transfer function V with a single stage amplifier circuit, the entire transfer function becomes a logarithmic approximation. It is necessary to adopt a circuit system that satisfies the equation, but it is 1 to 1.4
In the linear range of gain change with small double culmability, the difference between decibel linear characteristics and linear characteristics is small, so instead of using a logarithmic approximation circuit system for the entire ideal transfer function,
By approximating a part of it using a linear circuit system, a gain in the above range can be obtained by decibel linear approximation.
したがって、1段の回路から得ようとする最大利得を上
記範囲に抑えることにより、抵抗の組合せによるリニア
近似式となる回路方式を採用することができ、その回路
から対数近似の回路方式で必要とされる抵抗R1(入力
端子と増幅器の反転入力端子間に接続される)を取り外
すことができ、伝達関数を
のように設定すれば、R8の直線的な可変により、伝達
関数の変化が直線的でありながら、その対数表示による
伝達関数も直線的に可変せしめることができる。Therefore, by suppressing the maximum gain to be obtained from a single-stage circuit within the above range, it is possible to adopt a circuit system that uses a linear approximation formula using a combination of resistors, and from that circuit, the necessary If you remove the resistor R1 (connected between the input terminal and the inverting input terminal of the amplifier) and set the transfer function as However, the transfer function expressed in logarithm can also be varied linearly.
[実施例]
本発明の実施例を第1図〜第3図に基づいて説明すれば
以下の通りである。[Example] An example of the present invention will be described below based on FIGS. 1 to 3.
第1図は本発明の利得制御回路を後段に適用した2段構
成のプログラマブルゲイン増幅器の全体構成図を示す。FIG. 1 shows an overall configuration diagram of a two-stage programmable gain amplifier in which the gain control circuit of the present invention is applied in the latter stage.
前段と後段の回路構成が異なるのは、後段のダイナミッ
クレンジを小さくして、抵抗の組み合せによりデシベル
リニアを近似し、部品点数を減らすためである。The reason why the circuit configurations of the front stage and the rear stage are different is to reduce the dynamic range of the latter stage, approximate decibel linearity using a combination of resistors, and reduce the number of parts.
第2図は、第1図の具体的回路例であり、ダイナミック
レンジ51dB、分解能0.2dBのプログラマブルゲ
イン増幅器を示す。ダイナミックレンジが広く設定数値
毎の分解能が高精度であることに特徴がある。FIG. 2 is a specific example of the circuit shown in FIG. 1, and shows a programmable gain amplifier with a dynamic range of 51 dB and a resolution of 0.2 dB. It is characterized by a wide dynamic range and high precision resolution for each set value.
入力信号をA/D変換器1に導いてA/D変換しCPU
2で誤差計算させて、必要とするゲインを設定し、CP
U2より 8ビツトのデジタル符号信号としてのAGC
コントロール信号bo〜b7を出力してプログラマブル
ゲイン増幅器10のアナログスイッチ5WO−3W5を
制御する。これにより、入力レベルが変動しても出力レ
ベルが常に一定となる。The input signal is guided to the A/D converter 1, A/D converted, and the CPU
Calculate the error in step 2, set the required gain, and set the CP
AGC as 8-bit digital code signal from U2
The analog switches 5WO-3W5 of the programmable gain amplifier 10 are controlled by outputting control signals bo to b7. This ensures that the output level remains constant even if the input level fluctuates.
CPU2からの8ビットコントロール信号と利得の関係
は表1の通りである。Table 1 shows the relationship between the 8-bit control signal from the CPU 2 and the gain.
プログラマブルゲイン増幅器10の後段3は6ビツトに
することも考えられるが、ダイナミックレンジを小さく
し、かつ誤差を小さくするために5ビツト構成とし、前
段4は3ビツト構成としである。Although it is conceivable that the rear stage 3 of the programmable gain amplifier 10 may have a 6-bit configuration, in order to reduce the dynamic range and error, it is configured as a 5-bit configuration, and the front stage 4 is configured as a 3-bit configuration.
後段3は入出力間の利得を0.2dB間隔で0〜6.2
[dB]の間を変化させる。即ち、25−32段階で可
変とする。増幅器5と、可変抵抗回路網6とから主に構
成される後段3の利得は次のように表わせる。The latter stage 3 changes the gain between input and output from 0 to 6.2 at 0.2 dB intervals.
[dB]. That is, it is variable in 25-32 steps. The gain of the latter stage 3 mainly composed of the amplifier 5 and the variable resistance network 6 can be expressed as follows.
−GB −G4 ・・・ (1)ここで、2
0LOg10G = L a [dB]とおくと、(1
)式は
LG =LG8 +LG4 [dBうと表わすこ
とができる。-GB -G4... (1) Here, 2
If we set 0LOg10G = L a [dB], (1
) can be expressed as LG = LG8 + LG4 [dB].
後段の下位4ビツト(b3〜bo)に相当する利得変化
G8はOdB〜3.<1dB= 1倍〜1.43倍の
範囲に抑え、抵抗RBを可変にすることによって行って
いる。抵抗Rは88gと並列接続されるこB
とになる4個の抵抗RB□” RB3及びこれらの抵抗
の選択切替を行う4個のスイッチSWO〜SW3から成
る可変抵抗回路網6が示す抵抗値である。The gain change G8 corresponding to the lower 4 bits (b3 to bo) of the latter stage is OdB to 3. <1 dB=1 to 1.43 times, and this is done by making the resistance RB variable. The resistance R is the resistance value indicated by the variable resistance network 6 consisting of four resistors RB□"RB3 which are connected in parallel with 88g and four switches SWO to SW3 that select and switch these resistances. be.
また、後段の残り1ビツト(b4)に相当する利得変化
G4は、R,/R8を可変することによって行っており
、このためにRf+R8=R1+R+Rとし、SW4の
切替により抵抗R2をR側に組み込んだり(Rf−R2
+R3)、R8側に組み込んだり(R8−R1+R2)
できるようになっている。In addition, the gain change G4 corresponding to the remaining 1 bit (b4) in the latter stage is achieved by varying R and /R8.For this purpose, Rf+R8=R1+R+R, and resistor R2 is incorporated on the R side by switching SW4. Dari (Rf-R2
+R3) or incorporated into the R8 side (R8-R1+R2)
It is now possible to do so.
なお、後段3.前段4ともに4ビツト構成とすれば、抵
抗R2及びスイッチSW4は不要となることはいうまで
もない。In addition, the second part 3. It goes without saying that if both the front stage 4 has a 4-bit configuration, the resistor R2 and switch SW4 become unnecessary.
上記4個の抵抗及びスイッチの組み合せでデシベルリニ
アな利得変化(Od8〜3.0dB)を行わせるための
回路定数の算出の仕方は次の通りである。The method of calculating the circuit constants for performing a decibel linear gain change (Od8 to 3.0 dB) with the combination of the four resistors and switches described above is as follows.
まず、定数算出のために必要なビット3〜ビツト0の状
態と利得との関係を示せば表2の通りである。First, Table 2 shows the relationship between the states of bits 3 to 0 necessary for constant calculation and the gain.
表2 ビット3〜0の状態と利得との関係但し、0でス
イッチがONする・
であるから、
が得られる。ここで、RA=2にΩとし、上の状態につ
いてRB3〜RBoを求めると、表3の通゛りである。Table 2 Relationship between states of bits 3 to 0 and gain However, the switch is turned on when it is 0. Since, the following is obtained. Here, when RA=2 and Ω and RB3 to RBo are calculated for the above state, Table 3 shows the results.
表3 回路定数
ここで求めたRB3〜RBo、RBgをパーソナルコン
ピュータに初期値として入れ、全ての状態(00H−F
FH)について計算し、16個の抵抗及びスイッチから
なる16抵抗切替方式により得られる理想値と比較する
ことによって、理想値に近いR83〜R6oを求める。Table 3 Circuit constants Enter the RB3 to RBo and RBg obtained here as initial values into a personal computer, and set them in all states (00H-F
R83 to R6o close to the ideal values are determined by calculating FH) and comparing it with the ideal value obtained by a 16-resistance switching system consisting of 16 resistors and switches.
理想値と計算値とを比較した利得特性は第3図に示すよ
うになる。実線は0〜3.0dB(1〜1.43倍)の
デシベルリニアな線に対応する理想値で、0.2(IB
間隔で16個の抵抗により実現されるものであるが、は
ぼ直線となるため、O印で示す計算値かられかるように
4個の抵抗の組み合せで十分近似することができる。ま
た、近似ゆえに本質的に発生するその誤差も0.01
[倍]、0.1[dB]程痕と非常に小さい。The gain characteristics obtained by comparing the ideal value and the calculated value are shown in FIG. The solid line is the ideal value corresponding to a decibel linear line from 0 to 3.0 dB (1 to 1.43 times), and is 0.2 (IB
Although it is realized by 16 resistors at intervals, since it is a nearly straight line, it can be sufficiently approximated by a combination of 4 resistors as shown by the calculated value indicated by the O symbol. Also, the error that inherently occurs due to approximation is 0.01
[times], a very small 0.1 [dB] step.
前段4は、後段3で得られる0〜6.2[dB]のダイ
ナミックレンジを、θ〜51[dB]まで拡大する割合
を有する。即ち23−8段階で利得設定を変更する。The front stage 4 has a ratio of expanding the dynamic range of 0 to 6.2 [dB] obtained in the rear stage 3 to θ to 51 [dB]. That is, the gain setting is changed in steps 23-8.
利得は次のように表わせる。The gain can be expressed as follows.
前段4の上位3ビツト(b7〜b5)に相当する利得変
化G、は、抵抗R9を可変にすることによって行ってい
る。抵抗R8は7つの直列抵抗RD1〜Ro7(R9o
=OkΩ)の各接続点のいずれかの選択により決まり、
その選択は3ビットコントロール信号をいったん復号器
7で変換して得たスイッチ制御信号によって制御される
スイッチSW5の切替えによってなされる。The gain change G corresponding to the upper three bits (b7 to b5) of the first stage 4 is achieved by making the resistor R9 variable. Resistor R8 consists of seven series resistors RD1 to Ro7 (R9o
= OkΩ) is determined by the selection of each connection point,
The selection is made by switching the switch SW5, which is controlled by a switch control signal obtained by converting the 3-bit control signal by the decoder 7.
上述したように本実施例によるプログラマブルゲイン増
幅器によれば、後段のダイナミックレンジを小さくして
後段に誤差を最小に抑えたリニアな回路方式を採用した
ので、対数の回路方式に必要な入力抵抗R1が不要とな
り、また前段で後段の利得を補充するようにしたことに
より、少ない部品点数の回路構成でありながらダイナミ
ックレンジ51dB、分解能0.2dBの良好なデシベ
ルリニア特性が得られる。As mentioned above, according to the programmable gain amplifier according to this embodiment, a linear circuit system is adopted in which the dynamic range of the subsequent stage is reduced and errors are minimized in the latter stage, so that the input resistance R1 required for the logarithmic circuit system is reduced. By eliminating the need for the gain of the latter stage and supplementing the gain of the latter stage with the former stage, good decibel linear characteristics with a dynamic range of 51 dB and a resolution of 0.2 dB can be obtained despite the circuit configuration having a small number of parts.
[発明の効果]
以上数するに本発明によれば、直線的変化を呈する理想
伝達関数の一部をリニアな回路方式で近似構成するよう
にしたことにより、理想伝達関数全体を対数の近似式と
なる回路方式で構成した従来のものと異なり、増幅器の
入力抵抗R1を省略して、簡単な回路構成でデシベルリ
ニアな特性を得ることができる。[Effects of the Invention] According to the present invention, by approximating a part of the ideal transfer function exhibiting a linear change using a linear circuit system, the entire ideal transfer function can be approximated by a logarithmic approximation formula. Unlike the conventional circuit configured using the following circuit system, the input resistor R1 of the amplifier is omitted, and decibel linear characteristics can be obtained with a simple circuit configuration.
第1図は本発明の一実施例に係る利得制御回路を後段に
組み込んだプログラマブルゲイン増幅器の全体構成図、
第2図は第1図に示すプ[1グラマプルゲイン増幅器の
詳細図、第3図は第2図に示す後段の利得制御回路の誤
差を表わす利得特性図、第4図は対数近似方式を採用し
た従来回路例の誤差を表わす利得特性図、第5図は対数
回路方式を採用した従来の回路構成図である。
図中、5は増幅器、6は可変抵抗回路網、RB。
〜RB3及びRBgは複数の抵抗、swo〜SW3はス
イッチである。FIG. 1 is an overall configuration diagram of a programmable gain amplifier incorporating a gain control circuit in a subsequent stage according to an embodiment of the present invention;
Figure 2 is a detailed diagram of the P[1-grammar pull gain amplifier shown in Figure 1, Figure 3 is a gain characteristic diagram showing the error of the subsequent gain control circuit shown in Figure 2, and Figure 4 is a diagram of the logarithmic approximation method. FIG. 5 is a gain characteristic diagram showing the error of the conventional circuit employed, and FIG. 5 is a diagram showing the configuration of a conventional circuit employing a logarithmic circuit system. In the figure, 5 is an amplifier, 6 is a variable resistance network, and RB. ~RB3 and RBg are multiple resistors, and swo~SW3 are switches.
Claims (1)
数のスイッチから成る可変抵抗回路網とから構成され、
上記スイッチをデジタル符号信号によつて切替えること
によって得られる可変抵抗回路網の抵抗をR_Bとした
とき、増幅器の入出力端子間の伝達関数が次式で表わさ
れ、[R_B/(R_A+R_B)][1+(R_f/
R_s)]かつ、抵抗R_Bを可変させることによる上
記入出力間の伝達関数変化領域が、理想伝達関数のリニ
アな特性とその対数表示によるデシベルリニアな特性と
の差が小さい直線領域となるように上記式中の各値を設
定したことを特徴とする利得制御回路。Consisting of an amplifier and a variable resistance network consisting of a plurality of resistors and a plurality of switches for selectively switching the resistors,
When the resistance of the variable resistance network obtained by switching the above switch using a digital code signal is R_B, the transfer function between the input and output terminals of the amplifier is expressed by the following formula, [R_B/(R_A+R_B)] [1+(R_f/
R_s)] and the change area of the transfer function between the input and output by varying the resistance R_B is a linear area where the difference between the linear characteristic of the ideal transfer function and the decibel linear characteristic represented by its logarithm is small. A gain control circuit characterized in that each value in the above formula is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26489786A JPH0656936B2 (en) | 1986-11-08 | 1986-11-08 | Programmable gain amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26489786A JPH0656936B2 (en) | 1986-11-08 | 1986-11-08 | Programmable gain amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63120507A true JPS63120507A (en) | 1988-05-24 |
JPH0656936B2 JPH0656936B2 (en) | 1994-07-27 |
Family
ID=17409740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26489786A Expired - Fee Related JPH0656936B2 (en) | 1986-11-08 | 1986-11-08 | Programmable gain amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0656936B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004222291A (en) * | 2003-01-10 | 2004-08-05 | Agilent Technol Inc | Power saving method for optical fiber device, and laser system and method for adjusting threshold level for signal detection |
-
1986
- 1986-11-08 JP JP26489786A patent/JPH0656936B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004222291A (en) * | 2003-01-10 | 2004-08-05 | Agilent Technol Inc | Power saving method for optical fiber device, and laser system and method for adjusting threshold level for signal detection |
JP4527409B2 (en) * | 2003-01-10 | 2010-08-18 | アバゴ・テクノロジーズ・ファイバー・アイピー(シンガポール)プライベート・リミテッド | Power saving method for optical fiber device and laser system and method for adjusting threshold level for signal detection |
Also Published As
Publication number | Publication date |
---|---|
JPH0656936B2 (en) | 1994-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3253901B2 (en) | Digital / analog converter | |
US5523712A (en) | Resistor array circuit device and variable gain device utilizing same | |
KR101873298B1 (en) | Amplifier and filter having variable gain and cutoff frequency controlled logarithmically according to dgital code | |
US7884745B2 (en) | Analogue to digital conversion | |
JPH05122072A (en) | Digital-analog conversion circuit and method of converting digital input signal | |
EP0146355A2 (en) | Logarithmically linearly controlled variable gain amplifier | |
US4521764A (en) | Signal-controllable attenuator employing a digital-to-analog converter | |
JPH06303060A (en) | Gain control amplifier circuit | |
US7212592B2 (en) | Digitally programmable gain control circuit | |
US5339021A (en) | Cascaded resistance ladder attenuator network | |
WO2010151459A1 (en) | Thermometer coded attenuator | |
US6819768B1 (en) | Volume control device using a digitally adjustable resistor | |
JPS63120507A (en) | Gain control circuit | |
US4542368A (en) | Trimmable resistive scaling network suitable for digital to analog converters | |
US4591826A (en) | Gray code DAC ladder | |
JPH05275946A (en) | Gain control amplifier | |
JPS6161577B2 (en) | ||
JPH04160912A (en) | Electronic variable resistor | |
JP2002528989A (en) | Delay compensation for analog-to-digital converter in sigma-delta modulator | |
JPH01133424A (en) | Da converting circuit | |
JPH0846515A (en) | D/a converter | |
JP2764476B2 (en) | Variable characteristic A / D converter | |
JPS5939925B2 (en) | digital to analog converter | |
JPH0221780Y2 (en) | ||
JPH0450646Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |