JPS63107148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63107148A JPS63107148A JP61252976A JP25297686A JPS63107148A JP S63107148 A JPS63107148 A JP S63107148A JP 61252976 A JP61252976 A JP 61252976A JP 25297686 A JP25297686 A JP 25297686A JP S63107148 A JPS63107148 A JP S63107148A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- layer
- sealing member
- synthetic resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、印刷配線板上に半導体素子を搭載しその半導
体素子を封止した半導体装置に関するものである。
体素子を封止した半導体装置に関するものである。
（従来の技術）
従来、このような分野の技術としては、実公昭５５−４
７０６５号公報に記載されるものがあった。以下、その
構成を図を用いて説明する。
７０６５号公報に記載されるものがあった。以下、その
構成を図を用いて説明する。
第２図は従来の半導体装置の一構成例を示す平面図、お
よび第３図はその縦断面図である。
よび第３図はその縦断面図である。
この半導体装置は印刷配線板（以下、プリント基板とい
う）を有し、そのプリント基板１の表面には導電性の回
路パターン２と台パターン３とが形成されている。プリ
ント基板１上には半導体素子４が搭載され、それがエポ
キシ樹脂等の接着剤５で固着されている。半導体素子４
の電極部はワイヤ６によって回路パターン２と接続され
ている。
う）を有し、そのプリント基板１の表面には導電性の回
路パターン２と台パターン３とが形成されている。プリ
ント基板１上には半導体素子４が搭載され、それがエポ
キシ樹脂等の接着剤５で固着されている。半導体素子４
の電極部はワイヤ６によって回路パターン２と接続され
ている。
半導体素子４の周囲の回路パターン２及び台パターン３
上には、封止枠７が載置され、それが接着剤８によりプ
リント基板１上に接着されている。
上には、封止枠７が載置され、それが接着剤８によりプ
リント基板１上に接着されている。
封止枠７内にはエポキシ樹脂等からなる樹脂部材９が充
填され、その樹脂部材９によって半導体素子４とその半
導体素子４および回路パターン２の接続箇所とが樹脂封
止されている。なお、プリント基板１上に形成された台
パターン３は、プリン上基板１上の表面とそこに形成さ
れた回路パターン２との高さの差によって生じる封止枠
７下面の間隙を極力少なくし、樹脂部材９の封止枠７下
面からの流出を防止するためのものでおる。
填され、その樹脂部材９によって半導体素子４とその半
導体素子４および回路パターン２の接続箇所とが樹脂封
止されている。なお、プリント基板１上に形成された台
パターン３は、プリン上基板１上の表面とそこに形成さ
れた回路パターン２との高さの差によって生じる封止枠
７下面の間隙を極力少なくし、樹脂部材９の封止枠７下
面からの流出を防止するためのものでおる。
以上のような半導体装置の製造方法を説明する。
先ず、プリント基板１上に半導体素子４を固着すると共
に、その半導体素子４と回路パターン２とをワイヤ６で
接続する。さらに、半導体素子４の周囲に封止枠７を固
定する。
に、その半導体素子４と回路パターン２とをワイヤ６で
接続する。さらに、半導体素子４の周囲に封止枠７を固
定する。
次に、プリント基板１及び半導体素子４を１５０’Ｃ程
度に加熱し、第４図に示すようなエポキシ樹脂を冷間成
型（加圧成型）してなるペレット１０を、封止枠７内に
載せる。すると、ペレット１０は熱により液状化し、封
止枠７内に充填され、その後硬化して封止部材９となり
、半導体素子４及びワイヤ６を樹脂封止する。
度に加熱し、第４図に示すようなエポキシ樹脂を冷間成
型（加圧成型）してなるペレット１０を、封止枠７内に
載せる。すると、ペレット１０は熱により液状化し、封
止枠７内に充填され、その後硬化して封止部材９となり
、半導体素子４及びワイヤ６を樹脂封止する。
このような製造方法によれば、プリント基板１上に直接
半導体素子４を固定し、それを樹脂封止するため、小型
化に適する半導体装置を得ることができる。
半導体素子４を固定し、それを樹脂封止するため、小型
化に適する半導体装置を得ることができる。
（発明が解決しようとする問題点）
しかしながら、上記構成の半導体装置では、半導体素子
４等を樹脂部材９で封止しているので、樹脂部材９の高
さ方向の厚みをおる程度大きくしなければ、水分、アル
ミ配線腐食性イオン等の浸入により、半導体素子４の配
線に用いられているアルミ配線の腐食や、リーク等が発
生するおそれがあざ。さらに、封止状態のばらつきが生
じることからも、樹脂部材９の厚みをおる程度大きくし
ておく必要がある。そのため、この種の半導体装置を薄
板状のＩＣカード等に搭載する場合、薄形化の点につい
て充分満足のゆくものが得られなかった。
４等を樹脂部材９で封止しているので、樹脂部材９の高
さ方向の厚みをおる程度大きくしなければ、水分、アル
ミ配線腐食性イオン等の浸入により、半導体素子４の配
線に用いられているアルミ配線の腐食や、リーク等が発
生するおそれがあざ。さらに、封止状態のばらつきが生
じることからも、樹脂部材９の厚みをおる程度大きくし
ておく必要がある。そのため、この種の半導体装置を薄
板状のＩＣカード等に搭載する場合、薄形化の点につい
て充分満足のゆくものが得られなかった。
本発明は、前記従来技術が持っていた問題点として、薄
形化の点について解決した半導体装置を提供するもので
ある。
形化の点について解決した半導体装置を提供するもので
ある。
（発明が解決しようとする手段〉
本発明は、前記問題点を解決するために、導電性の回路
パターンが形成されたプリント基板と、前記プリント基
板上に固着され前記回路パターンに接続された半導体素
子とを備え、前記半導体素子とその半導体素子および前
記回路パターンの接続箇所とが封止された半導体装置に
おいて、金属層及び合成樹脂層を有するフィルム状の封
止部材で、前記半導体素子および接続箇所を気密封止し
たものである。
パターンが形成されたプリント基板と、前記プリント基
板上に固着され前記回路パターンに接続された半導体素
子とを備え、前記半導体素子とその半導体素子および前
記回路パターンの接続箇所とが封止された半導体装置に
おいて、金属層及び合成樹脂層を有するフィルム状の封
止部材で、前記半導体素子および接続箇所を気密封止し
たものである。
（作 用）
本発明によれば、以上のように半導体装置を構成したの
で、封止部材はその厚みが薄く、しかも水分等の浸入阻
止力が大きいため、高さ方向の厚みの縮小化を可能にさ
せる。従って前記問題点を除去できるのである。
で、封止部材はその厚みが薄く、しかも水分等の浸入阻
止力が大きいため、高さ方向の厚みの縮小化を可能にさ
せる。従って前記問題点を除去できるのである。
（実施例）
第１図は本発明の第１の実施例を示す半導体装置の縦断
面図である。
面図である。
この半導体装置は絶縁性のプリント基板２０を有し、そ
のプリント基板２０はガラスエポキシ樹脂板、セラミッ
ク板、絶縁処理された金属板、ガラス板、石英板、熱可
塑性樹脂板、フェノール樹脂を紙に含浸ざじた紙フエノ
ール板、エポキシ樹脂を紙に含浸させた紙エポキシ板等
で形成されている。プリント基板２０の表面には銅箔等
からなる導電性の回路パターン２１と素子搭載部２２と
が形成されている。
のプリント基板２０はガラスエポキシ樹脂板、セラミッ
ク板、絶縁処理された金属板、ガラス板、石英板、熱可
塑性樹脂板、フェノール樹脂を紙に含浸ざじた紙フエノ
ール板、エポキシ樹脂を紙に含浸させた紙エポキシ板等
で形成されている。プリント基板２０の表面には銅箔等
からなる導電性の回路パターン２１と素子搭載部２２と
が形成されている。
回路パターン２１はその内方の接続部２１ａが金Ａｕや
銀へ（１等でメッキ処理され、さらにその接続部２１ａ
を除く他の部分がエポキシ樹脂等からなるソルダーレジ
ストの保護膜２３で被覆されている。この保護膜２３は
回路パターン２１を機械的な不都合、例えば傷等による
断線、水分等による腐食やショート等を防止して信頼性
を向上させる等の目的で、シルク印刷法等によってプリ
ント基板２０上に形成されるものであるが、形成しなく
てもよい。
銀へ（１等でメッキ処理され、さらにその接続部２１ａ
を除く他の部分がエポキシ樹脂等からなるソルダーレジ
ストの保護膜２３で被覆されている。この保護膜２３は
回路パターン２１を機械的な不都合、例えば傷等による
断線、水分等による腐食やショート等を防止して信頼性
を向上させる等の目的で、シルク印刷法等によってプリ
ント基板２０上に形成されるものであるが、形成しなく
てもよい。
さらに保護膜２３上、おるいはその保護膜２３か形成さ
れていないときには回路パターン２１上の封止部材固着
予定箇所には、単層あるいは複数層の熱可塑１生樹脂か
らなる接着層２４が形成されている。
れていないときには回路パターン２１上の封止部材固着
予定箇所には、単層あるいは複数層の熱可塑１生樹脂か
らなる接着層２４が形成されている。
この接着剤２４は、プリント基板２０における端子部等
の接続導電部を除いて全面に形成してもよい。
の接続導電部を除いて全面に形成してもよい。
素子搭載部２２上には半導体素子２５が搭載され、それ
が導電性エポキシ樹脂等の接着剤や、金Ａｕ −シリコ
ンＳｉ共晶合金法等によって固着されている。
が導電性エポキシ樹脂等の接着剤や、金Ａｕ −シリコ
ンＳｉ共晶合金法等によって固着されている。
半導体素子２５の電極部はアルミニウム八β、金Ａｕ等
のワイヤ２６によって回路パターン２１の接続部２１ａ
と接続されている。
のワイヤ２６によって回路パターン２１の接続部２１ａ
と接続されている。
接着層２４上には、予めプレス等によって凹部が形成さ
れたフィルム状の封止部材２７が溶着されている。この
封止部材２７は、その断面図である第５図に示すように
、薄板状あるいはメツシュ状の金属層２７−１と、その
下面に形成された熱可塑性樹脂等の合成樹脂層２７−２
からなる２層構造をなし、それに形成された凹部が半導
体素子２５及びワイヤ２６をおおうような形で、該合成
樹脂層２７−２が加熱圧着、高周波誘導体加熱、あるい
は超音波１辰動等により接着層２４を介してプリント基
板２０上に溶着されている。
れたフィルム状の封止部材２７が溶着されている。この
封止部材２７は、その断面図である第５図に示すように
、薄板状あるいはメツシュ状の金属層２７−１と、その
下面に形成された熱可塑性樹脂等の合成樹脂層２７−２
からなる２層構造をなし、それに形成された凹部が半導
体素子２５及びワイヤ２６をおおうような形で、該合成
樹脂層２７−２が加熱圧着、高周波誘導体加熱、あるい
は超音波１辰動等により接着層２４を介してプリント基
板２０上に溶着されている。
以上のように構成される半導体装置の製造方法について
説明する。
説明する。
先ず、プリント基板２０の素子搭載部２２上に半導体素
子２５を接着剤等で固着する。ざらに、半導体素子２５
の電極部と回路パターン２１の接続部２１ａとをワイヤ
２６で接続する。
子２５を接着剤等で固着する。ざらに、半導体素子２５
の電極部と回路パターン２１の接続部２１ａとをワイヤ
２６で接続する。
次に、例えば不活性ガスＮ２等の雰囲気下において、予
めプレス等で凹部を形成しておいた封止部材２７をその
凹部が半導体素子２５上にくるように位置決めしてプリ
ント基板２０の接着層２４上に載置する。この際、位置
決め用のマーク等を施しておけば、封止部材２７の位置
決めが簡易的確に行える。
めプレス等で凹部を形成しておいた封止部材２７をその
凹部が半導体素子２５上にくるように位置決めしてプリ
ント基板２０の接着層２４上に載置する。この際、位置
決め用のマーク等を施しておけば、封止部材２７の位置
決めが簡易的確に行える。
その後、加熱圧着等によって封止部材２７底部の合成樹
脂層２７−２と接着層２４とを溶着する。これにより、
半導体素子２５、ワイヤ２６、および回路パターン２１
の接続部２１ａは封止部材２７により気密封止され、第
１図のような半導体装置が得られる。
脂層２７−２と接着層２４とを溶着する。これにより、
半導体素子２５、ワイヤ２６、および回路パターン２１
の接続部２１ａは封止部材２７により気密封止され、第
１図のような半導体装置が得られる。
本実施例では、フィルム状の封止部材２７を用いて半導
体素子２５等を封止するようにしたので、高さ方向の厚
さを従来のものよりも薄くできる。しかも封止部材２７
中に金属層２７−１が設けられているので、外部に対す
る機械的強度も大きく、へこみ等を最小限度に防止でき
るばかりか、その金属層２７−１を薄板状で形成した場
合には水分等の侵入をほぼ完全に防止できる。また、封
止部材２７の固着に際して部分的に加熱等を施して合成
樹脂層２７を接着層２４に溶着させることができるので
、半導体素子２５に対する熱的悪影響を与えることもな
い。
体素子２５等を封止するようにしたので、高さ方向の厚
さを従来のものよりも薄くできる。しかも封止部材２７
中に金属層２７−１が設けられているので、外部に対す
る機械的強度も大きく、へこみ等を最小限度に防止でき
るばかりか、その金属層２７−１を薄板状で形成した場
合には水分等の侵入をほぼ完全に防止できる。また、封
止部材２７の固着に際して部分的に加熱等を施して合成
樹脂層２７を接着層２４に溶着させることができるので
、半導体素子２５に対する熱的悪影響を与えることもな
い。
第６図は本発明の第２の実施例を示す半導体装置の縦断
面図でおる。
面図でおる。
この半導体装置が第１図のものと異なる点は、保護膜２
３上の、あるいはそれが形成されていない場合にはプリ
ント基板２０上の、接続部２１ａ外周に円形、四角形等
の保護枠３０をエポキシ樹脂等の接着剤３１で接着した
ことで市る。このような保護枠３０を設ければ、機械的
外力による封止部材２７のへこみ等から、内部のワイヤ
２６等を保護できる。
３上の、あるいはそれが形成されていない場合にはプリ
ント基板２０上の、接続部２１ａ外周に円形、四角形等
の保護枠３０をエポキシ樹脂等の接着剤３１で接着した
ことで市る。このような保護枠３０を設ければ、機械的
外力による封止部材２７のへこみ等から、内部のワイヤ
２６等を保護できる。
第７図は本発明の第３の実施例を示す半導体装置の縦断
面図である。
面図である。
この半導体装置では、積層構造のプリント基板２０の層
間に回路パターン２１が形成されており、しかもそのプ
リント基板２０においてざくり加工等によって凹状の収
納部３２が形成され、その収納部３２底面に素子搭載部
２２が形成されている。そして素子搭載部２２上に固着
された半導体素子２５が収納部３２内に収容され、ワイ
ヤ２６によって回路パターン２１の接続部２１ａと接続
されている。ざらに、フィルム状の封止部材２７は平板
状をなし、接着層２４によって収納部３２上端の開口部
に溶着されている。
間に回路パターン２１が形成されており、しかもそのプ
リント基板２０においてざくり加工等によって凹状の収
納部３２が形成され、その収納部３２底面に素子搭載部
２２が形成されている。そして素子搭載部２２上に固着
された半導体素子２５が収納部３２内に収容され、ワイ
ヤ２６によって回路パターン２１の接続部２１ａと接続
されている。ざらに、フィルム状の封止部材２７は平板
状をなし、接着層２４によって収納部３２上端の開口部
に溶着されている。
このような半導体装置では、半導体素子２５がプリント
基板２０に埋設される形で搭載されているため、さらに
薄形化できる。
基板２０に埋設される形で搭載されているため、さらに
薄形化できる。
本発明は図示の実施例に限定されず、種々の変形が可能
である。その変形例としては、例えば次のようなものが
おる。
である。その変形例としては、例えば次のようなものが
おる。
■ 封止部材２７は種々の形状に変形可能であり、また
その断面構造は例えば第８図に示すように、金属層２７
−１上にさらに合成樹脂＠２７−３を積層した３層構造
にしたり、あるいは４層以上の構造にしてもよい。
その断面構造は例えば第８図に示すように、金属層２７
−１上にさらに合成樹脂＠２７−３を積層した３層構造
にしたり、あるいは４層以上の構造にしてもよい。
■ 封止部材２７中の金属層２７−１に透過窓を形成す
る等しておけば、ＥＰＲＯＨ等の封止にも適用できる。
る等しておけば、ＥＰＲＯＨ等の封止にも適用できる。
■ 接着層２４は封止部材２７の接着力を補強するため
のものである。そのため、封止部材２７における合成樹
脂層２７−２の接着力が大きければ、省略してもよい。
のものである。そのため、封止部材２７における合成樹
脂層２７−２の接着力が大きければ、省略してもよい。
■ 半導体素子２５上に、シリコン樹脂、ポリイミド樹
脂等をボッティング等の方法により形成してあけば、信
頼性がより向上する。同様に、第７図の収納部３２内に
エポキシ樹脂、シリコン樹脂等を充填してから封止部材
２７で気密封止しても、信頼性がより高くなる。
脂等をボッティング等の方法により形成してあけば、信
頼性がより向上する。同様に、第７図の収納部３２内に
エポキシ樹脂、シリコン樹脂等を充填してから封止部材
２７で気密封止しても、信頼性がより高くなる。
（発明の効果）
以上詳細に説明したように、本発明の半導体装置によれ
ば、フィルム状の封止部材で半導体素子等を気密封止し
たので、薄形化を向上させることができると共に、水分
の侵入等を的確に防止して信頼性の向上が図れる。
ば、フィルム状の封止部材で半導体素子等を気密封止し
たので、薄形化を向上させることができると共に、水分
の侵入等を的確に防止して信頼性の向上が図れる。
第１図は本発明の第１の実施例を示す半導体装置の縦断
面図、第２図は従来の半導体装置の平面図、第３図は第
２図の縦断面図、第４図は従来のペレットの斜視図、第
５図は第１図の封止部材の断面図、第６図及び第７図は
本発明の第２、第３の実施例を示す半導体装置の縦断面
図、第８図は第６図の変形断面図である。 ２０・・・・・・プリント基板、２１・・・・・・回路
パターン、２２・・・・・・素子搭載部、２４・・・・
・・接着層、２５・・・・・・半導体素子、２６・・・
・・・ワイヤ、２７・・・・・・封止部材、２７−１・
・・・・・金属層、２７−２．２７−３・・・・・・合
成樹脂層、３０・・・・・・保衾枠、３２・・・・・・
収納部。 出願人代理人 柿 本 恭 成従来の半導体装
置の平面図 第２図 第２図の縦断面図 第３図 ペレット 第４図 第１図Ｏ封上部材断面図 第５図
面図、第２図は従来の半導体装置の平面図、第３図は第
２図の縦断面図、第４図は従来のペレットの斜視図、第
５図は第１図の封止部材の断面図、第６図及び第７図は
本発明の第２、第３の実施例を示す半導体装置の縦断面
図、第８図は第６図の変形断面図である。 ２０・・・・・・プリント基板、２１・・・・・・回路
パターン、２２・・・・・・素子搭載部、２４・・・・
・・接着層、２５・・・・・・半導体素子、２６・・・
・・・ワイヤ、２７・・・・・・封止部材、２７−１・
・・・・・金属層、２７−２．２７−３・・・・・・合
成樹脂層、３０・・・・・・保衾枠、３２・・・・・・
収納部。 出願人代理人 柿 本 恭 成従来の半導体装
置の平面図 第２図 第２図の縦断面図 第３図 ペレット 第４図 第１図Ｏ封上部材断面図 第５図
Claims (1)
- 導電性の回路パターンが形成された印刷配線板と、前記
印刷配線板上に固着され前記回路パターンに接続された
半導体素子とを備え、前記半導体素子とその半導体素子
および前記回路パターンの接続箇所とが封止された半導
体装置において、金属層及び合成樹脂層を有するフィル
ム状の封止部材で、前記半導体素子および接続箇所を気
密封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61252976A JPS63107148A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61252976A JPS63107148A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107148A true JPS63107148A (ja) | 1988-05-12 |
Family
ID=17244770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61252976A Pending JPS63107148A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107148A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089439A (en) * | 1990-02-02 | 1992-02-18 | Hughes Aircraft Company | Process for attaching large area silicon-backed chips to gold-coated surfaces |
-
1986
- 1986-10-24 JP JP61252976A patent/JPS63107148A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089439A (en) * | 1990-02-02 | 1992-02-18 | Hughes Aircraft Company | Process for attaching large area silicon-backed chips to gold-coated surfaces |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6545345B1 (en) | Mounting for a package containing a chip | |
| JP3012816B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6627994B2 (en) | Semiconductor device and film carrier tape | |
| US7518201B2 (en) | Method for encapsulating an electrical component, and surface acoustic wave device encapsulated using said method | |
| US6967395B1 (en) | Mounting for a package containing a chip | |
| US5814882A (en) | Seal structure for tape carrier package | |
| EP1020908B1 (en) | Resin-sealed surface mounting type electronic parts | |
| JPS63107148A (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JP2001044234A (ja) | 半導体装置 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH08115993A (ja) | 半導体装置 | |
| JP3705235B2 (ja) | 半導体装置の製造方法 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP3956530B2 (ja) | 集積回路の製造方法 | |
| JPH04302209A (ja) | 中空素子構造 | |
| JPH11297880A (ja) | 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法 | |
| JP3013611B2 (ja) | 半導体装置の製造方法 | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JPH01234296A (ja) | Ｉｃカード | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JPS63152160A (ja) | 半導体装置用リ−ドフレ−ム | |
| EP1365450A1 (en) | An improved wire-bonded chip on board package |