[go: up one dir, main page]

JPS63107016A - 結晶の形成方法 - Google Patents

結晶の形成方法

Info

Publication number
JPS63107016A
JPS63107016A JP62063295A JP6329587A JPS63107016A JP S63107016 A JPS63107016 A JP S63107016A JP 62063295 A JP62063295 A JP 62063295A JP 6329587 A JP6329587 A JP 6329587A JP S63107016 A JPS63107016 A JP S63107016A
Authority
JP
Japan
Prior art keywords
crystal
nucleation
forming
nucleation surface
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62063295A
Other languages
English (en)
Other versions
JPH0782996B2 (ja
Inventor
Takao Yonehara
隆夫 米原
Yasuhiro Naruse
成瀬　泰弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62063295A priority Critical patent/JPH0782996B2/ja
Priority to ES87302587T priority patent/ES2047489T3/es
Priority to DE87302587T priority patent/DE3788745T2/de
Priority to AT87302587T priority patent/ATE100154T1/de
Priority to EP87302587A priority patent/EP0244081B1/en
Priority to EP19910118874 priority patent/EP0476713A3/en
Priority to CA000532957A priority patent/CA1336949C/en
Priority to AU70708/87A priority patent/AU7070887A/en
Publication of JPS63107016A publication Critical patent/JPS63107016A/ja
Priority to AU70285/91A priority patent/AU645538B2/en
Priority to US08/471,160 priority patent/US5853478A/en
Priority to US08/479,854 priority patent/US5733369A/en
Publication of JPH0782996B2 publication Critical patent/JPH0782996B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は結晶の形成方法及び該方法により得られる結晶
物品に係り、特に堆積面材料の種類による堆積材料の核
形成密度の差を利用して作成した単結晶乃至粒径が制御
された多結晶の形成方法及びそれより得られる結晶物品
に関する。
本発明は、たとえば半導体集積回路、光集積回路、磁気
回路等の電子素子、光素子、磁気素子、圧電素子あるい
は表面音響素子等に使用される単結晶や多結晶等の結晶
の形成に適用される。
〔従来技術及びその問題点〕
従来、半導体電子素子や光素子等に用いられる単結晶薄
膜は、単結晶基板上にエピタキシャル成長させる事で形
成されていた。例えば、Ｓｉ単結晶基板（シリコンウェ
ハ）上には、Ｓｉ、Ｇｅ。
ＧａＡｓ等を液相、気相又は固相からエピタキシャル成
長することが知られており、またＧａＡｓ単結晶基板上
にはＧａＡｓ、ＧａＡｌＡｓ等の単結晶がエピタキシャ
ル成長することが知られている。このようにして形成さ
れた半導体薄膜を用いて、半導体素子および集積回路、
半導体レーザやＬＥＤ等の発光素子等が作製される。
又、最近、二次元電子ガスを用いた超高速トランジスタ
や、量子井戸を利用した超格子素子等の研究開発が盛ん
であるが、これらを可能にしたのは、例えば超高真空を
用いたＭＢＥ（分子線エピタキシー）やＭＯＣＶ　Ｄ　
（有機金属化学気相法）等の高精度エピタキシャル技術
である。
このような単結晶基板上のエピタキシャル成長では、基
板の単結晶材料とエピタキシャル成長層との間に、格子
定数と熱膨張係数とを整合をとる必要がある。たとえば
、絶縁物単結晶基板であるサファイア上にＳｉ単結晶薄
膜をエピタキシャル成長させることは可能であるが、格
子定数のずれによる界面での結晶格子欠陥およびサファ
イアの成分であるアルミニウムのエピタキシャル層への
拡散等が電子素子や回路への応用上の問題となっている
。
この様に、エピタキシャル成長による従来の単結晶薄膜
の形成方法は、その基板材料に太き（依存する事が分る
。Ｍ　ａ　ｔ　ｈ　ｅ　ｗ　ｓ等は、基板材料とエピタ
キシャル成長層との組合せを調べている（　ＥＰＩＴＡ
ＸＩＡＬ　ＧＲＯＷＴＨ，Ａｃａｄｅｍｉｃ　Ｐｒｅｓ
ｓ、　　ＮｅｗＹｏｒｋ、　　１９７５　ｅｄ、　ｂｙ
　Ｊ、　　Ｗ、　　Ｍａｔｈｅｗｓ　）。
また、基板の大きさは、現在Ｓｉウェハで６インチ程度
であり、ＧａＡｓ、サファイア基板の大型化は更に遅れ
ている。加えて、単結晶基板は製造コストが高いために
、チップ当りのコストが高くなる。
このように、従来の方法によって、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。
一方、半導体素子を基板の法線方向に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われており、また安価なガラス上に素
子をアレー状に配列する太陽電池や液晶画素のスイッチ
ングトランジスタ等の大面積半導体装置の研究開発も年
々盛んになりつつある。
これら両者に共通することは、半導体薄膜を非晶質絶縁
物上に形成し、そこにトランジスタ等の電子素子を形成
する技術を必要とすることである。その中でも特に、非
晶質絶縁物上に高品質の単結晶半導体を形成する技術が
望まれている。
一般的に、３１０２等の非晶質絶縁物基板上に薄膜を堆
積させると、基板材料の長距離秩序の欠如によって、堆
積膜の結晶構造は非晶質又は多結晶となる。ここで非晶
質膜とは、最近接原子程度の近距離秩序は保存されてい
るが、それ以上の長距離秩序はない状態のものであり、
多結晶膜とは、特定の結晶方位を持たない単結晶粒が粒
界で隔離されて集合したものである。
たとえば、５ｉ０２上にＳｉをＣＶＤ法によって形成す
る場合、堆積温度が約６００℃以下であれば非晶質シリ
コンとなり、それ以上の温度であれば粒径が数百〜数千
人の間で分布した多結晶シリコンとなる。ただし、多結
晶シリコンの粒径及びその分布は形成方法によって太き
（変化する。
更に、非晶質または多結晶膜をレーザや棒状ヒータ等の
エネルギビームによって溶融固化させる事によって、ミ
クロンあるいはミリメートル程度の大粒径の多結晶薄膜
が得られている（Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ　　５
ｉｌｉｃｏｎ　　ｏｎ　　ｎｏｎ−ｓｉｎｇｌｅ−ｃｒ
ｙｓｔａｌｉｎｓｕｌａｔｏｒｓ、　Ｊｏｕｒｎａｌ　
ｏｆ　ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ　ｖｏｌ。
６３、　Ｎｏ、　３．０ｃｔｏｂｅｒ、　　１９８３　
ｅｄｉｔｅｄ　ｂｙ　Ｇ、　　Ｗ。
Ｃｕ１ｌｅｎ）。
このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定すると、
非晶質シリコンでは〜０．１ｃｒｒｒ／Ｖ−ｓｅｃ、数
百人の粒径を有する多結晶シリコンでは１〜１０ｃＩＴ
Ｉｌ／Ｖ−８ｅｃ１溶融固化による大粒；径の多結晶シ
リコンでは単結晶シリコンの場合と同程度の易動度が得
られている。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、従来法
で得られていた非晶質上の堆積膜は非晶質又は粒径分布
をもった多結晶構造となり、そこに作製された素子は、
単結晶層に作製された素子に比べて、その性能が大きく
劣るものとなる。そのために、用途としては簡単なスイ
ッチング素子、太陽電池、光電変換素子等に限られる。
また、溶融固化によって大粒径の多結晶薄膜を形成する
方法は、ウェハごとに非晶質又は単結晶薄膜をエネルギ
ビームで走査するために、大粒径化に多大な時間を要し
、量産性に乏しく、また大面積化に向かないという問題
点を有していた。
更に、近年、ダイヤモンド薄膜成長の研究が盛んになり
つつある。ダイヤモンド薄膜は、特に半導体としてバン
ドギャップが５．５ｅＶと広ぐ、従来の半導体材料であ
るＳ　ｉ、Ｇｅ、ＧａＡｓ等に比べて高温（〜５００°
Ｃ）で動作させる事ができる。又、キャリア易動度は電
子、正孔共にＳｉのそれを上回っており（電子は１８０
０ｃｒｒｆ／Ｖ’ｓｅｃ、正孔は１６００ｃｔｒｆ／Ｖ
−５ｅｃ）、熱伝導度も非常に高い。このために、発熱
量の大きい大消費電力型の半導体素子への応用が有望視
されている。
しかしながら、従来では、気相成長によって、ダイヤモ
ンド基板上にダイヤモンド薄膜をエピタキシャル成長さ
せた報告はあるが（Ｎ、　Ｆｕｊｉｍｏｔｏ。
Ｔ、　ＩＩＩＩａｉ　ａｎｄ　Ａ、Ｄｏｉ　Ｐｒｏ、　
ｏｆ　Ｉｎｔ、　Ｃｏｕｆ、　ＩＰＡＴ）、ダイヤモン
ド基板以外の基板上にヘテロエピタキシャル成長させた
成功例の報告はない。
一般的には、マイクロ波による励起を利用し、ＣＨ４の
炭化水素系のガスを用い、熱フィラメントや電子線照射
によりダイヤモンド核を生成するのであるが、一般に核
形成密度が低く、連続な薄膜にはなりにくい。たとえ連
続薄膜となったとしても粒径分布が大きい多結晶構造で
あり、半導体素子への応用には困難がある。
また、ダイヤモンド基板を用いる限り、当然高価格とな
り、大面積化にも問題があり、実用化には適さない。
以上述べたように、従来の結晶成長方法およびそれによ
って形成される結晶では、三次元集積化や大面積化が容
易ではなく、デバイスへの実用的な応用が困難であり、
優れた特性を有するデバイスを作製するために必要とさ
れる単結晶および多結晶等の結晶を容易に、かつ低コス
トで形成することができなかった。
［目　的］ 本発明の主たる目的は、上記従来の問題点を解決した結
晶の形成方法及びその方法で得られる結晶部品（ａｒｔ
ｉｌ＋）を提供することである。
本発明の別の目的は下地材料に制約されることなく、た
とえば基板の材料、構成、大きさ等に制約されることな
く、粒界を含まない単結晶および粒界制御された多結晶
等の良質の結晶の形成方法及びそれより得られる結晶を
有する結晶物品を提供することにある。本発明の更に別
の目的は特別な装置を用いず、簡単な工程で効率良く上
記結晶を形成する方法を提供することにある。
本発明の更にもう１つの目的は結晶形成面に、該結晶形
成面を形成する材料より核形成密度（ＮＤ）が十分大き
い材料で形成され、単一の核だけが成長する程度に十分
微細な面積を有する核形成面（Ｓ　Ｎ、Ｌ）が設けられ
、該核形成面（ＳＮＤＬ）に単一的に成長した単結晶を
有する結晶物品を提供することでもある。
本発明の更にもう１つ別の目的は、結晶形成面を形成す
る材料の種類による結晶形成材料の核形成密度の差を利
用して、結晶を形成する方法において、前記結晶形成面
に、該結晶形成面を形成する材料より核形成密度の十分
大きい材料で、単一の核だけが成長するように十分微細
な面積を有する核形成面（ＳＮＤＬ）を形成し、 該核形成面（ＳＮＤＬ）単一の核のみを形成し、該単一
の核より単結晶を成長させて結晶を形成することを結晶
の形成方法を提供することでもある。
本発明のもう１つ別の目的は、核形成密度の小さい非核
形成面（Ｓ　Ｎ、、）と、単一核のみより結晶成長する
に充分小さい面積を有し、前記非核形成面（Ｓ　Ｎ、、
）の核形成密度（Ｎ　Ｄ　ｓ）より大きい核形成密度（
Ｎ　Ｄ　Ｌ）を有する核形成面（ＳＮＤＬ）とを隣接し
て配された自由表面を有する基体に、結晶成長処理を施
して、前記単一核より単結晶を成長させるごとを特徴と
する結晶の形成方法を提供することである。
本発明の更にもう１つ別の目的は核形成密度の小さい非
核形成面（Ｓ　Ｎ、、）を有する基体の前記非核形成面
（Ｓ　Ｎｏ５）の所望位置であって、単一核のみより結
晶成長するに充分小さい面積に、前記非核形成面（ＳＮ
ＤＳｓ）を形成している材料（Ｍ　ｓ　）と異なり、前
記非核形成面（ＳＮＤＬ）の核形成密度（Ｎ　Ｄ　ｓ）
より大きい核形成密度（Ｎ　Ｄ　ｔ）を有する核形成面
（ＳＮＤＬ）を形成する材料（ＭＬ）を付加して前記核
形成面（ＳＮＤＬ、）を形成し、次いで、前記基体に結
晶成長処理を施して、単一核を前記核形成面（ＳＮＤＬ
）に形成し該単一核より単結晶を成長させる事を特徴と
する結晶の形成方法を提供することである。
本発明のさらに別の目的は、核形成密度差（△ＮＤ）が
充分大きい２種類の結晶形成面を有し、その中の核形成
密度の小さい方の結晶形成面（ＳＮＤＬ）Ｌ）は、単一
核のみより単結晶が成長するに充分微細な面積を有する
、基体に結晶形成処理を施して、前記結晶形成面（ＳＮ
ＤＬ）に安定した単一核を形成し、該単一核より単結晶
を成長させる事を特徴とする結晶の形成方法を提供する
ことである。
本発明の更に別のもう１つの目的は核形成密度の小さい
非核形成面（Ｓ、、、ｓ）と、該非核形成面（Ｓ　、、
、）に隣接して配され、単一核のみより結晶成長するに
充分小さい面積を有し、前記非核形成面（Ｓ　＋１ｎｓ
）の核形成密度（Ｎ　Ｄ　ｓ）より大きい核形成密度（
Ｎ　Ｄ　Ｌ）を有する核形成面（ＳＮｏ、、）とを有す
る基体と、前記単一核より成長して、前記核形成面（Ｓ
ＮＤＬ）を過分に覆っている単結晶とを有する事を特徴
とする結晶部品を提供することである。
〔実施態様例の説明〕
本発明をより良く理解するためにまず、金属や半導体の
一般的な薄膜形成過程を説明する。
堆積面が飛来する原子と異なる種類の材料、特に非晶質
材料である場合、飛来する原子は基板表面を自由に拡散
し、又は再蒸発（脱離）する。そして原子同志の衝突の
末、核が形成され、その自由エネルギＧが最大となるよ
うな核（臨界核）の大きさｒｅ（＝−２σｏ／ｇｖ）以
上になると、Ｇは減少し、核は安定に三次元的に成長を
続け、島状となる。ｒｃを越えた大きさの核を安定核と
」 呼び以降の本発明の詳細な説明に於いて、何等断わるこ
となしに「核」と記した場合は、この「安定核」を示す
ものとする。
また、「安定核」の中ｒの小さいものを「初期核」と呼
３１を形成することによって生ずる自由エネルギＧは、 Ｇ＝４πｆ（θ）（σ。ｒ２＋１７３・ｇｖ−ｒ３）ｆ
（θ）　＝　１／４　（２−３ｃｏｓθ＋ｃｏｓ２θ）
ただし、ｒ：核の曲率半径 θ：核の接触角 ｇｖ：単位堆積当りの自由エネルギ σ。二核と真空間の表面エネルギ と表わされる。Ｇの変化の様子を第１図に示す。
同図において、Ｇが最大値であるときの安定核の曲率半
径がｒｃである。
このように核が成長して島状になり、更に成長して島同
志の接触が進行し、場合によっては合体が起こ、す、網
目状構造を経て最後に連続膜となって基板表面を完全に
覆う。このような過程を経て基板上に薄膜が堆積する。
上述したような堆積過程において、基板表面の単位面積
当りに形成される核の密度、核の大きさ、核形成速度は
、堆積の系の状態で決定され、特に飛来原子と基板表面
物質との相互作用が重要な因子となる。また、堆積物質
と基板との界面の界面エネルギの結晶面に対する異方性
によっである特定の結晶方位が基板に平行に成長するが
、基板が非晶質である場合には、基板平面内での結晶方
位は一定ではない。このために、核あるいは島同志の衝
突により粒界が形成され、特にある程度の大きさ以上の
島同志の衝突であれば合体が起きと るキキそのまま粒界が形成される。形成された粒界は固
相では移動しにくいために、その時点で粒径が決定され
る。
次に、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第２図（Ａ）および（Ｂ）は選択堆積法の説明図である
。まず同図（Ａ）に示すように、基板１上に、基板１と
上記因子の異なる材料から成る薄膜２を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと、薄膜３は薄膜２上にのみ成長
し、基板１上には成長しないという現象を生じさせるこ
とができる。この現象を利用することで、自己整合的に
成形された薄膜３を成長させることができ、従来のよう
なレジストを用いたりソゲラフイエ程の省略が可能とな
る。
この様な選択形成法による堆積を行う事ができる材料と
しては例えば基板１として８１０２　、薄膜２としてＳ
ｉ、ＧａＡｓ、窒化シリコン、そして堆積させる薄膜３
としてＳ　ｉ、ｗ、ＧａＡｓ。
ＩｎＰ等がある。
ある。
で飽和し、２０分後でもその値はほとんど変化しない。
それに対して窒化シリコン（ｓ　ｉｓ　Ｎｓ　）上では
、−４Ｘ１０’　ｃｍ−”で一旦飽和し、それから１０
分はど変化しないが、それ以降は急激に増大する。なお
、この測定例では、５ｉＣ１４カスをＨ２ガスで稀釈し
、圧力１７５Ｔｏｒｒ、温度１０００℃の条件下でＣＶ
Ｄ法により堆積した場合を示している。他にＳ　ｉＨ，
Ｓ　ｉＨｚ　ＣＩ２゜Ｓ　Ｉ　ＨＣＩｓ　、　　Ｓ　ｔ
　Ｆａ等を反応ガスとして用いて、圧力、温度等を調整
することで同様の作用を得ることができる。また、真空
蒸着でも可能である。
この場合、５ｉｎ２上の核形成はほとんど問題とならな
いが、反応ガス中にＨＣＩガスを添加することで、Ｓ　
ｉｏ　２上での核形成を更に抑制し、ＳｉＯ□上でのＳ
ｉの堆積を皆無にすることができる。
この様な現象は、５１０２および窒化シリコンの材料表
面のＳｉに対する吸着係数、離脱係数、表面拡散係数等
の差によるところが大きいが、Ｓｉ原子自身によって３
１０２が反応し、蒸気圧が高い一酸化シリコンが生成さ
れる事で５ｉＯ７自身がエツチングされ、他方窒化シリ
コン上ではこの様なエツチング現象は生じないというこ
とも選択堆積を生じさせる原因となっていると考えられ
る（Ｔ、　Ｙｏｎｅｈａｒａ、　Ｓ、　Ｙｏｓｈｉｏｋ
ａ、　Ｓ、　ＭｉｙａｚａｗａＪｏｕｒｎａｌ　ｏｆ　
Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　５３，６８３９．１
９８２）。
このように堆積面の材料としてＳｉｏ２および窒化シリ
コンを選択し、堆積材料としてシリコンでは堆積面の材
料としてＳ　ｉ　Ｏ２が望ましいが。
これに限らずＳ　ｉｏｘ　（０＜ｘ＜２）であっても充
分実用的な核形成密度差を得ることができる。
勿論、これらの材料に限定されるものではな（、核形成
密度の差（△ＮＤ）が同グラフで示すように核の密度で
１０３倍以上であれば十分であり、後に例示するような
材料によっても堆積膜の十分な選択形成を行うことがで
きる。
この核形成密度差（△ＮＤ）を得る他の方法としては、
５ｉ０２面に局所的にＳｉやＮ等をイオン注入して過剰
にＳｉやＮ等を有する領域を形成してもよい。
本発明は、このような核形成密度差（△ＮＤ）に基く、
選択的堆積法を利用するものであって、堆積面の材料よ
り核形成密度の十分大きい異種材料から成る堆積面を単
一の核だけが成長するように十分微細に形成することに
よって、その微細ななお、単結晶の選択的成長は、堆積
面表面の電子状態、特にダングリングボンドの状態によ
って決定されるために、核形成密度の低い材料（たとえ
ばＳ　］　０２　）はバルク材料である必要はな（、任
意の材料や基板等の表面のみに形成されて上記堆積面を
成していればよい。
以下、本発明を図面に基づいて詳細に説明する。
第４図（Ａ）〜（Ｄ）は、本発明による結晶の形成方法
の第１実施態様例を示す形成工程図であり、第５図（Ａ
）および（Ｂ）は、第４図（Ａ）および（Ｄ）における
基板の斜視図である。
る材料とは異種の材料を薄く堆積させ、リソグラぶ）６
を十分微細に形成する。ただし、基板４の大きさ、結晶
構造および組成は任意のものでよ（、通常の半導体技術
で作成した機能素子が形成された基板であってもよい。
また異種材料から成ａ叱べ るイ拵面（ＳＮＤＬｌＬ）６とは、上述したように、Ｓ
ｉやＮ等を薄膜５にイオン注入して形成される過剰にＳ
ｉやＮ等を有する変質領域も含めるものとする。
の種類によって異なるが、数ミクロン以下であればよい
。更に核は単結晶構造を保ちながら成長し、第４図（Ｂ
）に示すように島状の単結晶粒７となる。島状の単結晶
粒７が形成されるためには、すでに述べたように、薄膜
５上で全く核形成が起こらないように条件を決めること
が望ましいものである。
釉 ｏｖｅｒｇｒｏｗｔｈ）　、同図（Ｃ）に示すように薄
膜５全体を覆うことが出来る（単結晶７Ａ）。
続いて、必要に応じてエツチング又は研磨によって単結
晶７Ａを平坦化し、第４図（Ｄ）および第５図（Ｂ）に
示すように、所望の素子を形成することができる単結晶
層８が薄膜５上に形成される。
このように非核形成面（ＳＮＤＬ）を形成する薄膜５が
基板４上に形成されているために、支持体となる基板４
は任意の材料を使用することができる。更にこの様な場
合には基板４に通常の半導体技術によって機能素子等が
形成されたものであっても、その上に容易に単結晶層８
を形成すること薄膜５で形成したが、勿論第６図に示す
ように、選択核形成を可能にする核形成密度゛（ＮＤ）
の小さい材料から成る基板をそのまま用いて、核形成面
（Ｓ　＋ｉｏ＋、）を所望に応じた任意位置に設けて、
単結晶層を同様に形成してもよい。
第６図（Ａ）〜（Ｄ）は、本発明の第二実施態様例をす
示す結晶の形成工程図である。同図に示すように、選択
核形成を可能にする核形成密度（ＮＤ）の小さい材料か
ら成る基板９上に、核形成密度（ＮＤ）の大きい材料か
ら成る核形成面きる。
第７図（Ａ）〜（Ｄ）は、本発明による結晶の形成方法
の第三実施態様例を示す形成工程図であり、第８図（Ａ
）及び（Ｂ）は、第７図（Ａ）および（Ｄ）における基
板の斜視図である。
第７図（Ａ）および第８図（Ａ）に示すように、非晶質
絶縁物基板１１上に、距離ｌを隔てて上記選択核形成を
可能とする基板１１とは異種の材料で核形成面（ＳＮＤ
Ｌ）１２−１．１２−２を十分に小さく配置する。この
距離ｌは、たとえば半導体素子又は素子群を形成するた
めに必要とされる単結晶領域の大きさと同じか又はそれ
以上に設定される。
次に、適当な結晶形成条件を選択することによって、核
形成面（ＳＮＤＳ）１２−１．１２−２だけに結晶形成
材料の核の唯一が形成される。即ち、核形成面１２−１
．１２−２は単一の核のみが形成される程度に十分微細
な大きさく面積）に形成する必要がある。核形成面（Ｓ
Ｎ１．Ｌ）１２−１゜１２−２の大きさは、材料の種類
によって異なるが、数ミクロン以下であればよい。更に
、核は単結晶構造を保ちながら成長し、第７図（Ｂ）に
示すように島状の単結晶粒１３−１．１３−２となる。
島状の単結晶粒１３−１．１３−２が形成されるために
は、すでに述べたように、基板１１上の核形成面（ＳＮ
ＤＬ）以外の表面で全く核の形成が起こらないように条
件を決めることが望ましいものである。
島状の単結晶粒１３−１．１３−２の基板１１の法線方
向の結晶方位は、基板１１の材料および核を形成する材
料の界面エネルギを最小にするように一定に決まる。な
ぜならば、表面あるいは界面エネルギは結晶面によって
異法性を有するからである。しかしながら、すでに述べ
たように、非晶質基板における基板面内の結晶方位は決
定されない。
島状の単結晶粒１３−１．１３−２はさらに成長して、
単結晶１３Ａ−１，１３Ａ−２となり、第７図（Ｃ）に
示す様に隣りの単結晶１３Ａ、−１゜１３Ａ−２が互い
に接触するが、基板面内の結晶方位は一定ではないため
に、核形成面（ＳＮＤＳ、）１２−１と１２−２の中間
位置に結晶粒界１４が形成される。
続いて、単結晶１３Ａ−１，１３Ａ−２は三次元的に成
長するが、成長速度の遅い結晶面がファセットとして現
われる。その為に、エツチング又は研磨によって単結晶
１３Ａ−１，１３Ａ−２の表面の平坦化を行い、更に粒
界１４の部分を除去して、第７図（Ｄ）及び第８図（Ｂ
）に示すように粒界を含まない単結晶の薄膜１５−１．
１５−２．１５を格子状に形成する。この単結晶薄膜１
５−１．１５−２．１５の大きさは、上述したように核
形成面（ＳＮＤＬ）１２の間隔ｌによって決定される。
すなわち、核形成面（ＳＮＤＬ）１２の形成パターンを
適当に定めることによって、粒界の位置を制御すること
ができ、所望の大きさの単結晶を所望の配列で形成する
ことができる。
第９図（Ａ）〜（Ｄ）は、本発明の第四実施態様例を示
す結晶の形成工程図である。同図に示すように、第一実
施例と同様に所望の基板４上に、選択核形成を可能にす
る核形成密度（ＮＤ）の小さい材料から成る薄膜状の非
核形成面（Ｓ　Ｎ、ｓ）　５を形成し、その上に問題ｌ
で核形成密度（ＮＤ）の大きい異種材料から成る核形成
面（Ｓ　Ｎ、、、、）　１２を形成し、上記第三実施態
様例と同様にして単結晶層１５を形成することができる
。
第１０図（Ａ）〜（Ｃ）は、本発明による結晶の形成方
法の第五実施態様例を示す形成工程図であり、第１１図
（Ａ）および（Ｂ）は、第１０図（Ａ）および（Ｃ）に
おける基板の斜視図である。
まず、第１０図（Ａ）および第１１図（Ａ）に示すよう
に、非晶質絶縁物基板１１に所望の大きさおよび形状の
凹部１６を形成し、その中に単一核のみが形成され得る
に充分微小サイズの核形成面（Ｓ　Ｎｎ、、）　１２を
形成する。
続いて、第１０図（Ｂ）に示すように、第一実施態様例
と同様にして島状の単結晶粒１３を成長させる。
そして、第１０図（Ｃ）および第１１図（Ｂ）に示すよ
うに、単結晶粒１３が凹部１６を埋めるまで成長させ、
単結晶層１７を形成する。
本実施例では、凹部１６内に単結晶粒１３が成長するた
めに、平坦化および粒界部分の除去工程が不要となる。
第１２図（Ａ）〜（Ｃ）は、本発明の第六実施態様例を
示す結晶の形成工程図である。同図に示すように、第一
実施態様例と同様の任意の基板４上に、選択核形成を可
能にする核形成密度（ＮＤ）の小さい材料から成る薄膜
状の非核形成面（ＳＮＤＬ）１８を形成し、そこに所望
の大きさおよび形状の凹部１６を形成する。そして、そ
の中に非核形成面（Ｓ　、、、）を形成する材料とは、
異種材料であって、核形成密度（ＮＤ）の大きい材料か
ら成る核形成面（ＳＮＤＬ）１２を微小に形成し、第五
実施態様例と同様にして単結晶層１７を形成する。
第１３図（Ａ）〜（Ｃ）は、本発明の第七実施態様例を
示す結晶の形成工程図である。所望の基板１９に凹部を
形成した後、選択核形成を可能にするに充分核形成密度
−＃（ＮＤ）の小さい材料がら成る薄膜状の非核形成面
（Ｓ　Ｎ、、）２０を形成し、以下前記の例と同様にし
て単結晶層１７を形成することができる。
第１４図は、本発明の第一実施態様例を用いて製造され
た多層構造の半導体電子デバイスの一例を示す概略的断
面図である。
同図において、Ｓｉ又はＧａＡｓの半導体基板１４０１
には、通常の製造プロセスによってトランジスタ１４０
２やその他の半導体素子又は光素子等が形成され、その
上にＣＶＤ法やスパッタ法によッテ、例エバ非核形ａ’
　（Ｓ　Ｎｏｓ　）　１４０４　ヲ有する８　１０２層
１４０３が形成されている。そして、既に述べたように
、単一核のみが形成され得るに十分微小な面積を有する
核形成面（ｓＮｎＬ）閃ど １４０５を有する薄膜１４０を例えばＳ　ｉｓ　Ｎ４で
形成し、該核形成面（ＳＮＤＬ）１４０５から単結晶を
成長させ、Ｓｉ単結晶層１４０７を形成する。
続いて、単結晶層１４０７にトランジスタ１４０８やそ
の他生導体素子又は光素子を形成し、ＳｉＯ，層１４０
３を通シテ基板１４０１．！：Ｓｉ単結晶層１０４７と
に夫々形成された素子を電気的に接続する。こうして、
たとえば第一層（基板１４０１）のトランジスタ１４ｏ
２と第二層（単結晶層１４０４）のトランジスタ１４０
８とを夫々Ｍ’ＯＳトランジスタとして形成し、これ等
を接続してＣＭＯ８を形成すれば、相互作用の全（ない
ＣＭＯ８を製造することができる。また、上記と同様の
技術によって発光素子と、その駆動回路を一体化して形
成することもでき、高集積化を達成することができる。
更に、本実施例を繰返すことで、ＳｉＯ□層１４０３を
挟んで幾層にも単結晶層１４ｏ７を形成することができ
、容易に多層構造の半導体装置デバイスを形成すること
ができる。
第１５図（Ａ）〜（Ｄ）は、本発明の第８実施態様例を
示す結晶の形成工程図である。
同図（Ａ）〜（Ｃ）は第７図の（Ａ）〜（Ｃ）と同じで
ある。すなわち、核形成面１２を間隔ｌをおいて複数個
（図では２ケ）形成し、核形成面１２上にｏｖｅｒｇｒ
ｏｗｔｈさせた単結晶粒１３を形成する。この単結晶粒
１３を更に成長させて単結晶１３Ａを形成することによ
って核形成面（ＳＮＤＬ）１２のほぼ中央に粒界１４が
形成され、単結晶１３Ａの表面を平坦化することで第１
５図（Ｄ）に示すようキ粒径が略々ｌに揃った多結晶層
２１を得ることができる。
この多結晶層２１の粒径は核形成面（ＳＮＤＬ）１２の
間隔ｌによって決定されるために、多結晶の粒径制御が
可能となる。従来では、多結晶の粒径は形成方法や形成
温度等の複数の要因によって変化し、且つ大きい粒径の
多結晶を作成する場合可 には、竿成り幅をもった粒径分布を有するものでｌあっ
たが、本発明によれば核形成面１２の間隔ｌによって制
御性良く粒径及び粒径分布が決定される。
勿論、第９図に示すように、所望基板４上に核形成密度
（ＮＤ）の小さい非核形成面（ＳＮＤＳ）５と核形成密
度（ＮＤ）の大きい核形成面（ＳＮＤＬ）１２−１．　
　１２−２を形成して、上記多結晶層２１を形成しても
よい。この場合は、既に述べたように、基板材料や構造
等に制約されることなく、多結晶層２１を粒径と粒径分
布を制御して形成することができる。
次に、上記各実施態様例における単結晶層の又は多結晶
層の具体的形成方法を第７図に示す第３実施態様例およ
び第１５図に示す第８実施態様例を中心により具体的、
より詳細に説明するＳｉ単結晶ウェハを熱酸化して表面
にＳｉ０２層を形成することで表面が非核形成面（Ｓ　
５ｏｓ）化された基板１１とする。勿論、核形成密度（
ＮＤ）の小さい材料である石英基板を基板１１として用
いてもよいし、金属、半導体、磁性体、圧電体。
絶縁体等の任意の下地基板表面上に、スパッタ法、ＣＶ
Ｄ法、真空蒸着法等を用いてＳ　ｉＯ２層を形成して核
形成面（Ｓ　Ｎ、、）を設けてもよい。また、非核形成
面（Ｓ、□）を形成する材料としてはＳｉＯ２が望まし
いが、Ｓ　ｉＯｘ　（０＜ｘ＜１）としてＸの値を変化
させたものであってもよい。
こうして形成されたＳｉＨ２層を表面に有する基板１１
のＳｉＯ２層上に減圧気相成長法によって窒化シリコン
層（例えば５ｉｓＮｄ層）又は多結晶シリコン層を堆積
させ、次いで通常のリングラフィ技術又はＸ線、電子線
若しくはイオン線を用いたりソグラフイ技術で窒化シリ
コン層又は多結晶シリコン層をパターニングし、好まし
くは１０μ以下、より好ましくは数ミクロン以下、最適
には１μｍ以下の微小な面積を有する核形成面（ＳＮＤ
Ｌ）１２を形成する。
続いて、Ｓ　Ｉ　Ｈ２ＣＩ　２　、Ｓ　ｉＣＩ　４１　
Ｓ　ｔ　ＨＣｌ３．ＳｉＦ４若しくはＳｉＨ４、或いは
これ等の混合ガスを必要に応じて、ＨＣｌ、＃、または
これ等の混合ガスと混合して用いて上記基板１１上にＳ
ｉ単結晶を選択的に成長させる。その際の基板温度、圧
力等は所望に応じて適宜決定されるが基板温度としては
、好ましくは７００〜１１００℃、圧力としては好まし
くは約１００Ｔｏｒｒとされるのが望ましい。
数十分程度の時間で、５ｉＯｚ層上の窒化シリコン層又
は多結晶シリコン層から成る核形成面（ＳＮ、４）１２
を中心として最適の成長条件を選択することで単結晶の
Ｓｉの粒１３が成長し、その大きさは数十μｍ以上に成
長する。
続いてＳｉとＳｉＯ２との間のエツチング速度差を利用
した反応性イオンエツチング（ＲＩ　Ｅ）法によって、
Ｓｉのみを選択的にエツチングして単結晶１３Ａの表面
を平坦化することで、粒径が制御された多結晶シリコン
層２１が形成される（第１５図（Ｄ））。更に粒界部分
を除去して島状の単結晶シリコン層１５が形成される（
第７図（Ｄ））。なお、単結晶粒１３の表面の凹凸が大
きい場合は、機械的研摩を行った後にエツチングを行っ
ても良い。
このようにして形成された大きさ数十μｍ以上で粒界を
含まない単結晶シリコン層１５に、通常の半導体素子作
成技術によって電界効果トランジスタを形成すると、単
結晶シリコンウェハに形成したものに劣らない特性を示
す。
また、隣接する単結晶シリコン層１５同志は８１０２等
の電気的絶縁物によって電気的に分離しておけば、相補
型電界効果トランジスタ（Ｃ−ＭＯＳ）を構成しても、
相互の干渉を防止することが出来る。また、形成する素
子の活性層の厚さが、Ｓｉウェハを用いた場合より薄い
ために、放射線を照射された時に発生する電荷による誤
動作がなくなる。更に、寄生容量が低下するために、素
子の高速化が図れる。また、任意の基板が使用できるた
めに、Ｓｉウェハを用いるよりも、大面積基板上に単結
晶層を低コストで形成することができる。更に、他の半
導体、圧電体、誘電体等の基板上にも単結晶層を形成で
きるためｉこ、多機能の三次元集積回路を実現すること
ができる。
この様に本発明は数々の優れた効果を示す。
（窒化シリコンの組成） これまで述べてきたような非核形成面（Ｓ　Ｎ、、）核
形成密度差（△ＮＤ）を得るには、多結晶シリ成材料と
しては５ｉｓＮ４に限定されるものではな（、窒化シリ
コンでもその化学組成比を変化さ次の様にする。
ＲＦプラズマ中でＳ　ｉＨａガスとＮＨ３ガスと分解さ
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、Ｓ　ｉ　ＨａガスとＮＨ，ガスとの流量比を変化
させることで、堆積する窒化シリコン膜のＳｉとＮの組
成比を大幅に変化させることができる。
第１６図は、Ｓ　ｉＨ４とＮＨ，の流量比と形成された
窒化シリコン膜中のＳｉおよびＮの組成比との関係の一
例を示したグラフである。
この時の堆積条件は、ＲＦ出力１７５Ｗ、基板温度３８
０℃であり、ＳｉＨ４ガス流量を３００ｃ　ｃ　／　ｍ
　ｉ　ｎに固定し、ＮＨ，ガスの流量を変化させた。同
グラフに示すようにＮＨ３／ＳｉＨ４のガス流量比を４
〜１０へ変化させると、窒化シリコン膜中のＳｉ／Ｎ比
は１．１〜１．５８に変化することがオージェ電子分光
法によって明らかとなった。
また、減圧ＣＶＤ法で５ｉＨｚ　　ＣＩ２ガスとＮＨ３
ガスとを導入し、０．３Ｔｏｒｒの減圧下、温度約８０
０℃の条件で形成した窒化シリコン膜の組成は、はぼ化
学量論比であるＳ　ｉｓ　＃　４（Ｓｉ／Ｎ＝０．７５
）に近いものであった。
また、ＳｉをアンモニアあるいはＮ２中で約１２００℃
で熱処理すること（熱窒化法）で形成ψ される窒化シリコン膜、その形成方法が熱平衡下で行わ
れるために、更に化学量論比に近い組成を得ることがで
きる。
以上の様に種々の方法で形成した窒化シリコンをＳｉの
核形成密度が５ｉＯａより高い核形成面（Ｓ　Ｎ、Ｌ）
形成材料として用いて、上記Ｓｉの核を窒化シリコンか
らなる核形成面（ＳＮＤＬ）上に成長させると、窒化シ
リコンの化学組成比に応じた核形成密度差（△ＮＤ）に
基づいてＳｉ単結晶が形成される。
第１７図は、Ｓｉ／Ｎ組成比と核形成密度（呑ＮＤ）と
の関係を示すグラフである。同グラフに示すように、窒
化シリコン膜の、化学組成比を変化させることで、その
上に形成されるＳｉ単結晶核の核形成密度は大幅に変化
する。第１７図のグラフに於ける核形成条件は、Ｓ　ｉ
ＣＩ　４ガスを１７５ＴＯｒｒに減圧し、１０００°Ｃ
でＨ２と反応させてＳｉ単結晶核を生成させた場合であ
る。
勿論、核形成条件例えばガス種、圧力、温度等を変化さ
せれば別のグラフが得られることは云うまでもない。
この様に窒化シリコンの化学組成比によって核形成密度
が変化する現象は、単一の核を成長させる程度に十分微
細に形成される核形成面（ＳＮＤＬ）を形成する材料と
して窒化シリコンを用いる場合には、核形成面（ＳＮＤ
Ｌ）の大きさく面積）に影響を与える。すなわち、核形
成密度（ＮＤ）が太きい組成を有する窒化シリコンを用
いる場合には、核形成面（Ｓ　、、、）は、核形成密度
（ＮＤ）がそれよりも比較的小さい窒化シリコンの場合
よりも形 非常に微細に形成することによって、核標成面（ＳＮＤ
Ｌ）上に単一の核のみを形成することができる。
この様な点は核形成面（ＳＮＤＳ、）を形成する他の材
料に就いても同様な傾向として適用することが出来る。
従って、本発明に於いては、その目的を効果的に達成す
るには核形成密度（ＮＤ）と、単一の核のみが形成出来
るような窒化シリコン等で形成される核形成面（Ｓ　Ｎ
、、）の大きさとを適宜所望に応じて選択することが望
ましい。たとえば〜１０ＩｌｃｒｒＶ２の核形成密度（
ＮＤ）を得る核形成条件では、窒化シリコンからなる核
形成面（ＳＮＤＳＬ）の大きさは約４μｍ以下であれば
単一の核のみを選択的に形成することができる。
その場合のＳｉ／Ｎ組成比は約０．５である。
（イオン注入による核形成面（ＳＮＤＬ）の形成）Ｓｉ
単結晶核を形成する場合の核形成密計実現する他の方法
として、核形成密度の小さい非核形成面（Ｓ　、、、）
を形成する材料である５ＩＯ２＊吟肯ｉ− く刈−ｒ（，５所ゎ１゜Ｓｉ、Ｎ、Ｐ、Ｂ、Ｆ、Ａｒ。
Ｈｅ、Ｃ，Ａｓ、Ｇａ、Ｇｅ等をイオン注入して５ｉ０
１４面に所望の大きさの変質領域を形成し、この変質領
域を核形成密度（ＮＤ）の大きい核形成面（ＳＮＤＬ）
とすることも出来る。
例えば、５ｉＯａ層表面をフォトレジスト層で覆い、所
望の個所を露光、現象、溶解させて５ｉ０２層表面を部
分的に表出させる。
続いて、Ｓ　Ｉ　Ｆ　ａガスをソースガスとして用い、
Ｓｉイオンを１０ｋｅＶで１×１０１６〜Ｉ　Ｘ　１０
　”ｃｍ−２の密度で露出している５ｉＯｚ層表面に打
込む。
この場合投影飛程は１１４人であり、３ｉ０２層露出部
表面ではＳｉ１度が〜１０°ｃｍ−’に達する。５ｉＯ
ｚ層はもともと非晶質であるために、Ｓｉイオンを注入
してＳｉ過剰とした変質領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンビームを５ｉ０２層表面の所望位置に所望の面
積内に選択的に注入してもよい。
こうしてＳｉイオン注入を行った後、残部のレジストを
剥離することで、５ｉＯｚ巷横層表１覧Ｓｉが過剰な変
質領域が所望位置に所望の大きさで形成される。このよ
うな変質領域が形成された５ｉＯ７層表ハト変質領域上
にＳｉ単結晶を気相成長させる。
第１８図は、Ｓｉイオンの注入量と核形成密度（ＮＤ）
との関係を示すグラフである。
同グラフに示すように、Ｓｉ＋注入量が多い程、核形成
密度（ＮＤ）が増大することがわかる。
したがって、この変質領域を十分微細に形成することで
、この変質領域を核形成面（ＳＮＤＬ）としてＳｉの単
一の核のみを成長させることができ、上述したように単
結晶を成長させることができる。
なお、変質領域を単一の核のみが成長する程度に十分微
細に形成することは、レジストのパターニングや、集束
イオンビームのビームを絞ることによって容易に達成さ
れる。
（ＣＶＤ以外のＳｉ単結晶核の形成方法）Ｓｉの選択核
形成によって単結晶を成長させるには、ＣＶＤ法だけで
はなく、Ｓｉを真空中（＜　１０−’Ｔｏ　ｒ　ｒ）で
電子銃により蒸発させ、加熱した基板に堆積させる方法
も用いられる。
特に、超高真空中（＜　１０−’Ｔｏ　ｒ　ｒ）で蒸着
を行うＭＢＥ（Ｍｏｌｅｃｕｌａｒ　　Ｂｅａｍ体 Ｅｐｉｔａｘｙ）法では基婁温度９００℃以上でＳｉｔ
＃Ｉ＃と８１０２が反応を始め、５ｉｎ２上でのＳｉの
核形成は皆無になる事が知られている（Ｔ、Ｙｏｎｅｈ
ａｒａ、Ｓ、Ｙｏｓｈｉｏｋａａｎｄ　　Ｓ、Ｍｉｙａ
ｚａｗａ　　Ｊｏｕｒａｎｌｏｆ　　Ａｐｐｌｉｅｄ　
　Ｐｈｙｓｉｃｓ　　５３゜１０、　　ｐ６８３９．　
１９８３）　　。
この現象を利用してＳｉＯ２層上に点在させたｉを成長
させることができる。この時の好適な例としての単結晶
成長条件は、例えば真空度１Ｏ−８Ｔｏｒｒ以下、Ｓｉ
ビーム強度９．７Ｘ１０−”イ岑 ａ　ｔ　ｏｍｓ／ｃｍ”　　−ｓ　ｅ　ｃ、墓参温度９
００°Ｃ〜１０００°Ｃである。
この場合、Ｓ　ｉ　０２　＋　ｓ買ｓ　茜という反応に
より、ＳｉＯという蒸気圧の著しく高い反応生成物が形
成され、この蒸発によるＳｉ○２自身のＳｉによるエツ
チングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、Ｓｉ単結晶の核形成、そして単結晶の成長
が生じている。
したがって、核形成面（ＳＮＤＬ）を形成する核形成密
度（ＮＤ）の高い材料としては、窒化シリコン以外に、
タンタル酸化物（Ｔａ２０ｇ　）　、窒化シリコン酸化
物（ＳｉＯＮ）等を使用しても同様の効果を得ることが
できる。すなわち、これらの材料を微小面積で形成して
上記核形成面（Ｓ　Ｎ、Ｌ）とすることで、同様にＳｉ
の単結晶を成長させることができる。
（Ｓｉ以外の材料の結晶成長） （１）Ｓｉ以外の結晶材料としてダイヤモンドの場合を
例示する。既に述べたように、ダイヤモンド薄膜を半導
体として電子素子へ応用することが望まれているが、従
来ではダイヤモンド基板以外の材料の上にダイヤモンド
単結晶を成長をさせることができなかった。
しかし、本発明による結晶成長方法によれば、ダイヤモ
ンド基板以外の材料上にダイモンド単結晶を容易に成長
させることができる。ここでは、ダイヤモンドの単結晶
核がＦｅやＣＯの金属表面上に成長しないことを利用し
て、ダイヤモンドの単結晶を形成する例を説明する。
まず、任意の下地基板上に真空蒸着法によってＦｅまた
はＣＯの金属層を形成する。このとき、金属層は多結晶
構造となる。この金属層が本明細書で云う核形成密度（
ＮＤ）の低い非核形成面（Ｓ　ＮＤ、）を形成する。
続いて上記金属層上にＣｕ、Ｗ、Ｔａ、Ｍｏ。
Ａｕ、Ｔｉ、ＡＩ、Ｎｉ等の金属を真空蒸着法により、
またはＳ　ｉ、Ｇｅ、ＧａＡｓ、Ｉ　ｎａｐ。
ＳｉＣ等の半導体材料をＣＶＤ法あるいは真空蒸着法に
より堆積させる。これらの金属および半導導体層を数μ
ｍ以下の大きさにパターニングし、十分微細な面積の核
形成面（ＳＮＤＬ）とする。あるいは、上記金属又は半
導体材料から成る核形成面（Ｓ　Ｎ、、）を先に挙げた
材料をイオン注入して形成しても良い。
こうして、次の条件によって核形成面（ＳＮＤＬ）の存
在する金属層上にダイヤモンドを晶析させる。
ダイヤモンドを晶析させる方法として１１マイクロ波プ
ラズマＣＶＤ法、熱フイラメント法等によるＣＶＤ法を
挙げることが出来る。原料ガスは、例えばメタン（ＣＨ
４）と水素の混合ガス（１〜１０％）、あるいはアルコ
ール系ＯＨ基を有する炭化水素、具体的には例えばメチ
ルアルコールＣＨ３０Ｈ，エチルアルコールＣ，Ｈ５０
Ｈ，第３ブチルアルコール（ＣＨ，）、ＯＨ，イソプロ
ピルアルコール（ＣＨ３）、ＣＨＯＨ，ジエチルエーテ
ルＣ，Ｈ，ＱＣ，Ｈ５等の液体を水素ガスでバブリング
することによって用いる。
プラズマＣＶＤ法の場合は、例えばマイクロ波出力が２
００〜３５０Ｗ、基板温度が５００〜１０００℃、圧力
が１〜４００Ｔｏｒｒの減圧下で行うことが出来る。
熱フイラメント法を用いたＣＶＤ法の場合は、例えばフ
ィラメント温度が約１５００〜２０００℃、フィラメン
ト−基板間距離が０．５〜１０ｍｍで行うことが出来る
。
この結果、Ｆｅ又はＧｏの金属層上には全くダイヤモン
ドの核形成が起こらず、その表面に微細に形成した核形
成密度（ＮＤ）の高い核形成面（ＳＮＤＬ）に単一のダ
イヤモンド単結晶核のみが生成し、その後、その単一の
ダイヤモンド核を中心に単結晶のダイヤモンド粒子が数
十μｍ〜数百イ μｍ大きさまで成長する。このＭモンド粒子には、不対
電子の無い双晶粒界が内在することは結晶作成条件よっ
てはあるが、いわゆる多結晶構造にある様な多くの不対
電子を含む粒界は存在しない。これは、核形成密度の低
いＦｅやＧｏ等の材料で形成される非核形成面（Ｓ　、
ｎ、）上ではダイヤモンド核の生成がないために、核形
成面（ＳＮＤＬ）上に形成された単一の核からのダイヤ
モンド単結晶の成長が阻害されないためである。
第１９図は、Ｆｅ、Ｃｏ、Ｓｉ、Ｍｏ表面上のダイヤモ
ンド核の形成密度の時間依存性を示すグラフである。
このグラフが示すように、Ｆｅ、’Ｃｏの金属表面上と
Ｓｉ、Ｍｏ表面上とで、ダイヤモンドの核形成密度の差
を充分（１０３以上）とることが出来る。この点は第３
図に示す５ｉｓＮ＜表面上と５１０２表面上とにおける
Ｓｉの核形成密度差様である。
こうして、ダイヤモンド基板以外の任意の材料の下地基
板上に上記核形成密度（ＮＤ）の低い非核形成面（Ｓ　
、、、）を形成する層を形成し、その上に核形成密度（
ＮＤ）の高い核形成面（Ｓ　、Ｄ、）を十分微細な面積
に形成することで、ダイヤモンド単結晶を容易に形成す
ることができる。勿論、すでに述べたように、微細な面
積を有する核形成面（ＳＮＤＬ）を所望間隔で配置して
粒径制御された多結晶構造のダイヤモンド薄膜を形成す
ることもできる。
また、本発明によれば、下地基板としては上記非核形成
面（Ｓ　ＮＤ、）を形成できる材料の基板であればよく
、選択範囲が大幅に広がって、低コスト化、大面積化を
容易に達成できる。
（２）タングステン単結晶の成長 タングステンは、Ｓ　ｌ　Ｏｘ層表面上では核形成を起
さず、Ｓｉ、ＷＳｉ２．ＰｔＳｉ、Ａ１等の上では多結
晶膜となって堆積することが知られている。
まず、Ｓ　ｉＯｘを主成分とするガラス、石英、５ｉｎ
２熱酸化膜（これ等は何れも非核形成面（Ｓ　、Ｄ、）
を形成する）等の基板上にＳｉ、ＷＳｉ、、ＰｔＳｉ、
又はＡＩを真空蒸着で堆積させ、フォトリソグラフィに
よって数μｍ以下の大きさにパターニングして、核形成
面（ＳＮＤＬ）を所望個数形成する。
続いて、上記基板を例えば２５０〜５００℃に加熱され
た反応炉内に投首し、ＷＦ６ガス及び水素ガスの混合ガ
スを圧力約０．１〜１０Ｔｏｒｒの減圧下で、各々７５
　ｃ　ｃ　／　ｍ　ｉ　ｎおよび１０ｃ　ｃ　／　ｍ　
ｉ　ｎの流量で流す。
これによって、ＷＦ、　＋３Ｈ２→Ｗ　＋　６　ＨＦと
いう反応式で表現されるようにタングステンが生成する
。この時、タングステンと５ｉｎ２との反応性は極めて
低く、強固な結合が生じないために、Ｓ　ｉ　ｏ’；”
ｉ面には核形成は起こらず、したがって堆積は生じない
。
これに対して、Ｓｉ、ＷＳｉｚ、ＰｔＳｉ。
ＡＩ等から形成される前記核形成面（ＳＮＤＬ、Ｌ）上
にはタングステンの単結品積が核形成面（ＳＮＤＳ、）
がぎ備 微細に形成されているために、単　　成される。
そして、このタングステンの単一の核が成長を続け、Ｓ
ｉＯ２上にも横方向に単結晶のまま成長する。これは５
ｉＯｚ上にはタングステンの核成長が起こらないために
、単結晶成長を阻害して多結晶となることがないためで
ある。
なお、これまで述べた非核形成面（ＳＮＤＳ、）形成材
料、核形成面（ＳＮＤＬ）形成材料および結晶形成材料
の組合せは、上記各実施例に示したものだけではなく、
十分な核形成密度差を有する材料の組合せであればよい
ことは明らかである。したがって、選択核形成可能なＧ
ａＡｓやＩｎＰ等の化合物半導体の場合にも、本発明に
よって単結晶、単結晶群又は粒径及び粒径分布が制御さ
れた多結晶を形成することができる。
実施例１ ５　ｉ　ｎｃｈのＳｉ単結晶ウェハを熱酸化処理して表
面に約２０００人厚のＳｉｎ、層を形成した（非核形成
面（ＳＮＤＳ）の形成）。
こうして得られた基体を減圧気相成長装置内にセットし
て、 圧力−０，３Ｔｏｒｒ 使用ガス・・・Ｓ　ｉＨｚ　Ｃｐ２＋ＮＨ３混合ガス流
量比・・・ＮＨ，／Ｓ　ｉ　Ｈ２Ｃ１１２＝６基体温度
・・・８００°Ｃ の堆積条件で熱ＣＶＤ法により前記５ｉＯｚ層上にＳｉ
３Ｎ４層を３００人厚投影成した。
火中Ｘ線リングラフィ技術によって前記５１３１５０μ
ｍピッチで５０Ｘ１００のマトリックス配列状に核形成
面（ＳＮＤＬ）となるＳｉ３Ｎ、微細領域を形成した。
この様にして、Ｓ　ｉ　０２からなる非核形成面（Ｓ　
Ｎ、、）と、Ｓｌ　３　Ｎ　４からなる５０Ｘ１００の
核形成面（Ｓ　、、Ｌ）とを表面に設けたＳｉ単結晶つ
、７、ｌ　４：Ｚ　、　ｉｉ　（Ｄ　Ｓ　ｉ　＊　Ｐ　
ｎ　ｆｆＥ　６　’Ａ　Ｖ−！　６　熱ＣＶ　Ｄ法によ
ってＳｉ単結晶を作成した。
圧力−１５０Ｔ　ｏ　ｒ　ｒ 使用ガス・・・５ｉＨｚＣｚｚ 流量−ｒ、２４！／ｍｉｎ 温度・・・１０３０°Ｃ 結晶作成時間・・・４０分 結晶作成処理を施したＳｉ単結晶ウェハを装置より取り
出して、結晶の評価を電子顕微鏡による観察及びＸ線回
折によって行ったところ、粒径が８０μｍで粒径分布が
殆どない５０ｘｌＯＯ個のＳｉ単結晶が上記Ｓｉ、Ｎ、
領域を中心にして形成されていた。
又、これ等のＳｉ単結晶はいずれも極めて良質の単結晶
性を有していることが示された。
実施例２ Ｓｉ単結晶作成時間を充分とった以外は、実施例１と同
様の条件によって、第９図（Ｃ）に示す様な隣の３４Ｆ
単結晶同志が接した状態から成るＳｉの多結晶層を形成
した。多結晶層の表面には通常半導体分野で行われてい
る選択エツチング法によって、平滑化処理を施した。
この様にして、表面が平滑化されたＳ＠−多結晶層を用
いて通常半導体分野で用いられいる手法に従って、Ｐ−
ＭＯＳトランジスターを作成して動作特性を測定したと
ころ、従来法によって得られるＳｉ多結晶層を用いて作
成されるＰ−ＭＯＳトランジスタの場合よりも、遥かに
優れたものであった。
実施例３ 結晶形成用基体作成条件及び結晶作成条件を以下の様に
して第９図（Ｄ）に示す様なＳｉ単結晶群を作成して、
実施例１と同様の評価を行ったと２５００人厚に投げた
Ｓ１多結晶基板 圧力・　０．４Ｔｏｒｒ 使用ガス・・・Ｓ　１Ｈ２Ｃｚｚ　＋ＮＨ３混合ガス流
量比・・・ＮＨ３／Ｓ　１Ｈ２Ｃ１，＝７温度・・・８
５０°Ｃ 窒化シリコン微細領域〔核形成面（ＳＮＤＬ）〕０．５
μｍ径、２００μｍピッチ １００Ｘ１００’　マトリックス配列 〔結晶作成条件〕 圧力・・・ 使用ガス・・・Ｓ　１ＨＣＩ２゜ 流量・　１．５１７ｍ１ｎ 温度・・・１１００℃ 結晶作成時間・・・６０分 〔作成されたＳｉ単単結晶 粒径１７０μｍ 粒径分布は殆どなし 実施例４ 以下の様にして、ダイヤモンドの単結晶を作成した。石
英大地基板を用意して、これにＣｏの薄膜を１０００人
厚に抵抗加熱による真空蒸着法によって形成した。
この様にして形成したＣｏ薄膜上にスパッタリング法に
よって２５０人厚投影ｉ薄膜を設け、次いでフォトリソ
グラフィー法によって、Ｓｉ薄膜をバターニング処理し
て１μｍ径−＃＝１００μｍピッチで１００Ｘ１００マ
チリツクス状にＳｉ薄膜微細領域から成る核形成面（Ｓ
　Ｎ、、）を非核形成面（ＳＮＤＳ）であるＣｏ薄膜上
に形成した（ダイヤモンド単結晶基体の作成）。
この様にして得られた単結晶作成用の基体を用いてマイ
フィロ被プラズマＣＶＤ法によって次の条件によって、
ダイヤモンドの単結晶を作成した。
マイクロ波出力・・・３００Ｗ 基体温度・・・９５０°Ｃ 圧力−３０Ｔ　ｏ　ｒ　ｒ 使用原料・・・ＣＨ，ＯＨ（Ｈ２バブリング）流量・　
０．５１！／ｍｉｎ この様にして得られたダイヤモンド単結晶は粒径が６０
μｍで粒径分布は殆どなく、極めて電気的絶縁性が良好
で且つ、熱伝導性に優れたものであった。
実施例５ 次の様にして、ダンゲステンの単結晶を作成した。
Ｓｉ単結晶ウェハを用意し、この上に実施例１と同様に
して２０００人厚の３ｉＯｚ層を形成した（非核形成面
（ＳＮＤＳ）の作成〕 このＳ　ｉＯ２層上に真空蒸着法によって２００人厚３
Ａｆ薄膜を設けた。このＡｊ７ｉ膜をフォトリソグラフ
ィーによって、５μｍ径、１００μｍピッチで、５０Ｘ
５０のマトリックス状にバターニングした（核形成面（
ＳＮＤＬ）の作成）。
この様にして得たダンゲステン単結晶作成用基体に、熱
ＣＶＤ法によって次の条件でタングステンの単結晶を作
成したところ粒径が７０μｍで、粒径分布は殆どなかっ
た。基体上に形成されたタングステン結晶はいずれも優
れた単結晶性を示した。
圧力・・・ＩＴｏ　ｒ　ｒ 使用ガス・・・ＷＦ、＋Ｈ２混合ガス ＷＦ、流量−７５ｃ　ｃ　／　ｍ　ｉ　ｎＨ２流量−・
１０　ｃ　ｃ　／　ｍ　ｉ　ｎ結晶作成時間・・・１０
０分 〔発明の効果〕 以上詳細に説明したように、本発明による結晶およびそ
の形成方法は、非核形成面（Ｓ　Ｎ、、）形成用の材料
より核形成密度（ＮＤ）の十分大きい材料で核形成面（
ＳＮＤＬ）を単一の核だけが成長するを選択的に成長さ
せるものであり、これによって必要な大きさの単結晶、
複数の島状の単結晶、粒径及び粒径分布が制御された多
結晶等の結晶を任意の材料の下地基板上に容易に形成す
ることができる。しかも、特別に新たな製造装置を必要
とせず、通常の半導体プロセスで使用される装置を用い
て形成することができる。
また、本発明による結晶は、従来のように下地基板の材
料に制約されることがないために、三次元集積化、大面
積化および低コスト化を容易に達成することができる。
たとえば、半導体素子の主材料であるシリコンの単結晶
や多結晶を非晶質絶縁物上に容易に形成することができ
るために、電気的特性の優れた素子の多層化を達成でき
、従来にない多機能の集積回路を実現することができる
。具体的には、光素子、表面音響素子、圧電素子等と、
それらの各々との周辺回路ＩＣ等の集積、一体化が可能
となる。また、安価なガラスやセラミック等を下地材料
とすれば、駆動回路を一枚のガラス等の集積した大型フ
ラットパネルディスプレイ等に大面積電子装置への応用
が可能となる。
さらに、本発明は上記核形成面（ＳＮＤＬ）を非核形成
面（Ｓ　Ｎ、、）に所望の大きさで所望の距離をおいて
形成することによって、必要な大きさの単結晶を複数の
箇所に形成することができ、レーザや電子線を照射して
単結晶を形成する溶融固化法に比べて、形成工程が大幅
に簡略化されまた形成時間が短縮される。
また、上記非核形成面（ＳＮＤＳ）に形成される核形成
面（ＳＮＤＬ）の間隔を調整することによって、その間
隔によって粒径が制御された多結晶を形成することがで
きる。この多結晶形成方法は、上記溶融固化法によって
大粒径の多結晶を形成する従来の方法に比べて、粒径及
び粒径分布の制御性が良く、また形成時間も大幅に短宿
される。
【図面の簡単な説明】
第１図は薄膜形成過程に於ける核の大きさｒ。 と自由エネルギーＧの関係を示す説明図、第２図（Ａ）
及び（Ｂ）は選択堆積法の説明図、 第３図は５ｉｎ２の堆積面と窒化シリコンの堆積面との
核形成密度（ＮＤ）の経時変化を示すグラフ、 第４図は（Ａ）〜（Ｄ）、本発明による結晶の形成方法
の第１実施態様例を示す形成工程図、第５図（Ａ）およ
び（Ｂ）は、第４図（Ａ）および（Ｄ）における基板の
斜視図、 第６図（Ａ）〜（Ｄ）は、本発明の第２実施態様例を示
す結晶の形成工程図、 第７図は（Ａ）〜（Ｄ）は、本発明による単結晶の形成
方法の第３実施態様例を示す形成工程図、 第８図（Ａ）および（Ｂ、）は、第７図（Ａ）および（
Ｄ）における基板の斜視図、 第９図（Ａ）〜（Ｄ）は、本発明の第４実施態様例を示
す結晶の形成工程図、 第１０図（Ａ）〜（Ｃ）は、本発明による結晶の形成方
法の第５実施態様例を示す形成工程図であり、 第１１図（Ａ）及び（Ｂ）は、第１０図（Ａ）および（
Ｃ）における基板の斜視図、 第１２図（Ａ）〜（Ｃ）は、本発明の第６実施態様例を
示す結晶の形成工程図、 第１３図（Ａ）〜（Ｃ）は、本発明の第７実施態様例を
示す結晶の形成工程図、 第１４図は、本発明の第１実施態様例を用いて製造され
た多層構造の一例を示す概略断面図、第１５図（Ａ）〜
（８）は、本発明の第８実施態様例を示す結晶の形成工
程図、 第１６図はＳ　ｉＨａとＮＨ３の流量比と形成された窒
化シリコン膜中のＳｉおよびＮの組成比との関係を示し
たグラフ、 第１７図は、Ｓｉ／Ｎ組成比と核形成密度との関係を示
すグラフ、 第１８図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフ、 第１９図は、Ｆｅ、Ｃｏ、Ｓｉ、Ｍｏ上のダイヤモンド
核の形成密度の時間依存性を示すグラ乙 ４・・・所望基板、 ５．１８．２０・・・核形成密度の小さい材料から成る
薄膜（非核形成面）、 ６．１２・・・核形成面、 ８．１５．１７・・・単結晶、 ９．１１・・・非晶質絶縁物基板、 １４・・・粒界、 ２１・・・多結晶層。

Claims (1)

  1. 【特許請求の範囲】 （１）核形成密度の小さい非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ
    ）と、単一核のみより結晶成長するに充分小さい面積を
    有し、前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）の核形成密度
    （ＮＤ＿Ｓ）より大きい核形成密度（ＮＤ＿Ｌ）を有す
    る核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）とを隣接して配された自
    由表面を有する基体に、結晶形成処理を施して、前記単
    一核より単結晶を成長させることを特徴とする結晶の形
    成方法。 （２）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核形
    成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に区画化されて複数配されて
    いる特許請求の範囲第（１）項に記載の結晶の形成方法
    。 （３）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核形
    成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に規則的に区画化されて配さ
    れる特許請求の範囲第（１）項に記載の結晶の形成方法
    。 （４）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核形
    成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に不規則に区画化されて配さ
    れる特許請求の範囲第（１）項に記載の結晶の形成方法
    。 （５）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核形
    成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に区画化されて複数配される
    特許請求の範囲第（１）項に記載の結晶の形成方法。 （６）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核形
    成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に規則的に区画化されて配さ
    れる特許請求の範囲第（１）項に記載の結晶の形成方法
    。 （７）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核形
    成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に不規則的に区画化されて配
    される特許請求の範囲第（１）項に記載の結晶の形成方
    法。 （８）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核形
    成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）を形成する材料を変質した材料
    で形成される特許請求の範囲第（１）項に記載の結晶の
    形成方法。（９）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、
    前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）を形成する材料と異
    なる材料で形成される特許請求の範囲第（１）項に記載
    の結晶の形成方法。 （１０）前記結晶形成処理は、ＣＶＤ法である特許請求
    の範囲第（１）項に記載の結晶の形成方法。 （１１）非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）は、非晶質材料
    で形成される特許請求の範囲第（１）項に記載の結晶の
    形成方法。 （１２）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を区画化して
    複数設け、該核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）の夫々より、
    単結晶を成長させる特許請求の範囲第（１）項に記載の
    結晶の形成方法。 （１３）前記夫々の核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）より成
    長させる単結晶を該各核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）方向
    に該核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を越えて成長させる特
    許請求の範囲第（１２）項に記載の結晶の形成方法。 （１４）各核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）より成長する単
    結晶を、隣り合う核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）間で隣接
    する大きさまで成長させる特許請求の範囲第（１２）項
    に記載の結晶の形成方法。 （１５）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、イオン打
    ち込み法によって形成される特許請求の範囲第（１）項
    に記載の結晶の形成方法。 （１６）前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）は、酸化シ
    リコンで形成され、前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は
    、窒化シリコンで形成されている特許請求の範囲第（１
    ）項に記載の結晶の形成方法。 （１７）核形成密度差（△ＮＤ）が充分大きい２種類の
    結晶形成面を有し、その中の核形成密度の大きい方の結
    晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、単一核のみより単結晶
    が成長するに充分微細な面積を有する、基体に結晶形成
    処理を施して、前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）に安
    定した単一核を形成し、該単一核より単結晶を成長させ
    る事を特徴とする結晶の形成方法。 （１８）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、他方の
    結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に区画化されて複数配
    されている特許請求の範囲第（１７）項に記載の結晶の
    形成方法。（１９）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）
    は、前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に規則的に区
    画化されて配される特許請求の範囲第（１７）項に記載
    の結晶の形成方法。 （２０）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記結
    晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に不規則に区画化されて
    配される特許請求の範囲第（１７）項に記載の結晶の形
    成方法。 （２１）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記結
    晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）上に区画化されて複数配さ
    れる特許請求の範囲第（１７）項に記載の結晶の形成方
    法。 （２２）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記結
    晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に規則的に区画されて配
    される特許請求の範囲第（１７）項に記載の結晶の形成
    方法。 （２３）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記結
    晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に不規則的に区画化され
    て配される特許請求の範囲第（１７）項に記載の結晶の
    形成方法。（２４）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）
    は、前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）を形成する材料
    を変質した材料で形成される特許請求の範囲第（１７）
    項に記載の結晶の形成方法。 （２５）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記結
    晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）を形成する材料と異なる材
    料で形成される特許請求の範囲第（１７）項に記載の結
    晶の形成方法。 （２６）前記結晶形成処理は、ＣＶＤ法である特許請求
    の範囲第（１７）項に記載の結晶の形成方法。 （２７）他方の結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）は、非晶
    質材料で形成される特許請求の範囲第（１７）項に記載
    の結晶の形成方法。 （２８）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を区画化し
    て複数設け、該結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）の夫々よ
    り、単結晶を成長させる特許請求の範囲第（１７）項に
    記載の結晶の形成方法。 （２９）前記夫々の結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）より
    成長させる単結晶を該各結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）
    方向に該結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を越えて成長さ
    せる特許請求の範囲第（２８）項に記載の結晶の形成方
    法。 （３０）各結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）より成長する
    単結晶を、隣り合う結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）間で
    隣接する大きさまで成長させる特許請求の範囲第（２８
    ）　項に記載の結晶の形成方法。 （３１）前記結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、イオン
    打ち込み法によって形成される特許請求の範囲第（１７
    ）項に記載の結晶の形成方法。 （３２）前記他方の結晶形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）は、
    酸化シリコンで形成され、前記結晶形成面（Ｓ＿Ｎ＿Ｄ
    ＿Ｌ）は窒化シリコンで形成されている特許請求の範囲
    第（１７）項に記載の結晶の形成方法。 （３３）核形成密度の小さい非核形成面（Ｓ＿Ｎ＿Ｄ＿
    Ｓ）　を有する基体の前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ
    ）の所望位置であって、単一核のみより結晶成長するに
    充分小さい面積に、前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）
    を形成している材料（Ｍ＿Ｓ）と異なり、前記非核形成
    面（Ｓ＿Ｎ＿Ｄ＿Ｓ）の核形成密度（ＮＤ＿Ｓ）より大
    きい核形成密度（ＮＤ＿Ｌ）を有する核形成面（Ｓ＿Ｎ
    ＿Ｄ＿Ｌ）を形成する材料（Ｍ＿Ｌ）を付加して前記核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を形成し、次いで、前記基体
    に結晶形成処理を施して、単一核を前記核形成面（Ｓ＿
    Ｎ＿Ｄ＿Ｌ）に形成し、該単一核より単結晶を成長させ
    る事を特徴とする結晶の形成方法。 （３４）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に区画化されて複数配され
    ている特許請求の範囲第（３３）項に記載の結晶の形成
    方法。 （３５）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に規則的に区画化されて配
    される特許請求の範囲第（３３）項に記載の結晶の形成
    方法。 （３６）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に不規則に区画化されて配
    される特許請求の範囲第（３３）項に記載の結晶の形成
    方法。 （３７）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に区画化されて複数配され
    る特許請求の範囲第（３３）項に記載の結晶の形成方法
    。 （３８）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に規則的に区画化されて配
    される特許請求の範囲第（３３）項に記載の結晶の形成
    方法。 （３９）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）上に不規則的に区画化されて
    配される特許請求の範囲第（３３）項に記載の結晶の形
    成方法。 （４０）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）を形成する材料を変質した材
    料で形成される特許請求の範囲第（３３）項に記載の結
    晶の形成方法。 （４１）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）を形成する材料と異なる材料
    で形成される特許請求の範囲第（３３）項に記載の結晶
    の形成方法。 （４２）前記結晶成長処理はＣＶＤ法である特許請求の
    範囲第（３３）項に記載の結晶の形成方法。 （４３）前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）は、非晶質
    材料で形成される特許請求の範囲第（３３）項に記載の
    結晶の形成方法。 （４４）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を区画化して
    複数設け、該核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）の夫々より、
    単結晶を成長させる特許請求の範囲第（３３）項に記載
    の結晶の形成方法。 （４５）前記夫々の核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）より成
    長させる単結晶を該各核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）方向
    に該核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を越えて成長させる特
    許請求の範囲第（４４）項に記載の結晶の形成方法。 （４６）各核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）より成長する単
    結晶を、隣り合う核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）間で隣接
    する大きさまで成長させる特許請求の範囲第（４４）項
    に記載の結晶の形成方法。 （４７）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）はイオン打ち
    込み法によって形成される特許請求の範囲第（３３）　
    項に記載の結晶の形成方法。 （４８）前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）は、酸化シ
    リコンで形成され、前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は
    窒化シリコンで形成されている特許請求の範囲第（３３
    ）　項に記載の結晶の形成方法。 （４９）核形成密度の小さい非核形成面（Ｓ＿Ｎ＿Ｄ＿
    Ｓ）と、該非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）に隣接して配
    され、単一核のみより結晶成長するに充分小さい面積を
    有し、前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）の核形成密度
    （ＮＤ＿Ｓ）より大きい核形成密度（ＮＤ＿Ｌ）を有す
    る核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）とを有する基体と、前記
    単一核より成長して、前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）
    を越えて充分覆っている単結晶とを有する事を特徴とす
    る結晶物品。 （５０）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）が複数配され
    ている特許請求の範囲第（４９）項に記載の結晶物（５
    １）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、区画されて複
    数配されている特許請求の範囲第（４９）項に記載の結
    晶物品。 （５２）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、非核形成
    面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に規則的に区画化されて複数配
    されている特許請求の範囲第（４９）項に記載の結晶物
    （５３）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、前記非核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）内に不規則的に区画化されて
    複数配されている特許請求の範囲第（４９）項に記載の
    結晶物品。 （５４）前記核形成面（Ｓ＿Ｎ＿Ｌ＿Ｄ）の夫々より成
    長した単結晶が隣り合う核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）よ
    り成長した単結晶と隣接している特許請求の範囲第（５
    ０）項に記載の結晶物品。 （５５）前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）の夫々より成
    長した単結晶が隣り合う核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）よ
    り成長した単結晶と空間的に離れている特許請求の範囲
    第（５０）項に記載の結晶物品。 （５６）結晶形成面に、該結晶形成面を形成する非晶質
    材料より核形成密度（ＮＤ）が十分大きい材料で形成さ
    れ、単一の核だけが成長する程度に十分微細な面積を有
    する核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）が設けられ、該核形成
    面（Ｓ＿Ｎ＿Ｄ＿Ｌ）に単一的に成長した単結晶を有す
    る事を特徴とする結晶物品。 （５７）上記結晶形成面が所望形状の凹部を有し、該凹
    部を埋めて島状に前記単結晶が形成されている特許請求
    の範囲第（５６）項 に記載の結晶物品。 （５８）上記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）所望間隔で複
    数個設けられており、前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）
    の間のほぼ中央に粒界を有する特許請 求の範囲第（５６）項に記載の結晶物品。 （５９）結晶形成面を形成する材料の種類による結晶形
    成材料の核形成密度の差を利用して結晶を形成する方法
    において、前記結晶形成面に、該結晶形成面を形成する
    材料より核形成密度の十分大きい材料で、単一の核だけ
    が成長するように十分微細な面積を有する核形成面（Ｓ
    ＿Ｎ＿Ｄ＿Ｌ）を形成し、該核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ
    ）に単一の核のみを形成し、該単一の核より単結晶を成
    長させて結晶を形成することを特徴とする結晶の形成方
    法。 （６０）上記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、上記結晶
    形成面を形成する材料より核形成密度の十分大きい材料
    を前記結晶形成面上に堆積させた後、十分微細にパター
    ニングすることによって形成される特許請求の範囲第（
    ５９）項記載の 結晶の形成方法。 （６１）上記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、上記結晶
    形成面を形成する材料を、核材料より核形成密度の十分
    大きい材料に変質させる材料を前記結晶形成面の充分微
    細な領域にイオン注入することによって形成される特許
    請求の範囲第（５９）項に記載の結晶の形成方法。 （６２）結晶形成面を形成する材料の種類による結晶形
    成材料の核形成密度の差を利用して単結晶層を選択的に
    形成する方法において、非晶質材料で形成された前記結
    晶形成面を用意し、結晶形成面を形成する材料より核形
    成密度の十分大きい材料で、単一の核だけが形成するよ
    うに十分微細な面積を有し、かつ必要とされる前記単結
    晶層の大きさと同じかまたはそれ以上の距離をおいて、
    核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を前記結晶形成面に設け、
    次いで、該核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）に単一の核のみ
    を形成し、該単一の核より単結晶を成長させて単結晶層
    を選択的に形成することを特徴とする結晶の形成方法。 （６３）上記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）は、上記堆積
    面に格子状に配列されている特許請求の範囲第（６２）
    項記載の結晶の形成方法。 （６４）非晶質材料で形成された非核形成面（Ｓ＿Ｎ＿
    Ｄ＿Ｓ）と、前記非晶質材料とは異なる材料で形成され
    、形成される結晶の形成材料に対して、前記非核形成面
    （Ｓ＿Ｎ＿Ｄ＿Ｓ）より核形成密度（ＮＤ）の大きい核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）とを有する結晶形成用の基体
    と、前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）上に、該核形成面
    （Ｓ＿Ｎ＿Ｄ＿Ｌ）と一対一に対応して形成された単結
    晶とを有する事を特徴とする結晶物品。 （６５）前記非晶質材料は、ＳｉＯ＿２である特許請求
    の範囲第（６４）項に記載 の結晶物品。 （６６）前記単結晶は、半導体性単結晶である特許請求
    の範囲第（６４）項に記 載の結晶物品。 （６７）前記単結晶は、金属性単結晶である特許請求の
    範囲第（６４）項に記載 の結晶物品。 （６８）前記単結晶は、絶縁性単結晶である特許請求の
    範囲第（６４）項に記載 の結晶物品。
JP62063295A 1986-03-28 1987-03-17 結晶の形成方法 Expired - Lifetime JPH0782996B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP62063295A JPH0782996B2 (ja) 1986-03-28 1987-03-17 結晶の形成方法
ES87302587T ES2047489T3 (es) 1986-03-28 1987-03-25 Metodo para la formacion de un cristal y articulo de cristal obtenido por dicho metodo.
DE87302587T DE3788745T2 (de) 1986-03-28 1987-03-25 Verfahren zur Herstellung eines Kristalls und Kristallkörper, die nach diesem Verfahren hergestellt werden.
AT87302587T ATE100154T1 (de) 1986-03-28 1987-03-25 Verfahren zur herstellung eines kristalls und kristallkoerper, die nach diesem verfahren hergestellt werden.
EP87302587A EP0244081B1 (en) 1986-03-28 1987-03-25 Method for forming crystal and crystal article obtained by said method
EP19910118874 EP0476713A3 (en) 1986-03-28 1987-03-25 Method for forming crystal and crystal article obtained by said method
CA000532957A CA1336949C (en) 1986-03-28 1987-03-25 Method for forming crystal and crystal article obtained by said method
AU70708/87A AU7070887A (en) 1986-03-28 1987-03-27 Method for forming crystals
AU70285/91A AU645538B2 (en) 1986-03-28 1991-02-05 Method for forming crystal and crystal article obtained by said method
US08/471,160 US5853478A (en) 1986-03-28 1995-06-06 Method for forming crystal and crystal article obtained by said method
US08/479,854 US5733369A (en) 1986-03-28 1995-06-07 Method for forming crystal

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6839986 1986-03-28
JP15327386 1986-06-30
JP61-153273 1986-06-30
JP61-68399 1986-06-30
JP62063295A JPH0782996B2 (ja) 1986-03-28 1987-03-17 結晶の形成方法

Publications (2)

Publication Number Publication Date
JPS63107016A true JPS63107016A (ja) 1988-05-12
JPH0782996B2 JPH0782996B2 (ja) 1995-09-06

Family

ID=27298121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62063295A Expired - Lifetime JPH0782996B2 (ja) 1986-03-28 1987-03-17 結晶の形成方法

Country Status (7)

Country Link
US (2) US5853478A (ja)
EP (2) EP0244081B1 (ja)
JP (1) JPH0782996B2 (ja)
AU (2) AU7070887A (ja)
CA (1) CA1336949C (ja)
DE (1) DE3788745T2 (ja)
ES (1) ES2047489T3 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
US5423286A (en) * 1989-03-31 1995-06-13 Canon Kabushiki Kaisha Method for forming crystal and crystal article
US5776255A (en) * 1992-12-24 1998-07-07 Canon Kabushiki Kaisha Chemical vapor deposition apparatus
JP2000260713A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2010144250A (ja) * 2008-12-19 2010-07-01 Fei Co 基板上に微細構造を作製する方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1337170C (en) * 1986-03-31 1995-10-03 Jinsho Matsuyama Method for forming crystalline deposited film
CA1330191C (en) * 1986-03-31 1994-06-14 Jinsho Matsuyama Method for forming crystal and crystal article obtained by said method
EP0251767A3 (en) 1986-06-30 1988-09-07 Canon Kabushiki Kaisha Insulated gate type semiconductor device and method of producing the same
JP2505754B2 (ja) * 1986-07-11 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JP2505767B2 (ja) * 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JPH07120753B2 (ja) * 1986-09-18 1995-12-20 キヤノン株式会社 半導体メモリ装置及びその製造方法
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
JP2651144B2 (ja) * 1987-01-26 1997-09-10 キヤノン株式会社 結晶基材の製造方法
EP0281335A3 (en) * 1987-02-28 1988-11-09 Canon Kabushiki Kaisha Process for producing a semiconductor article
CA1330192C (en) * 1987-03-02 1994-06-14 Takao Yonehara Method of forming crystals
JPS63237517A (ja) * 1987-03-26 1988-10-04 Canon Inc ３−５族化合物膜の選択形成方法
US5334864A (en) * 1987-03-26 1994-08-02 Canon Kabushiki Kaisha Process for selective formation of II-VI group compound film
JPS63237533A (ja) * 1987-03-26 1988-10-04 Canon Inc ２−６族化合物膜の選択形成方法
CA1332039C (en) * 1987-03-26 1994-09-20 Takao Yonehara Ii - vi group compound crystal article and process for producing the same
EP0284437A3 (en) * 1987-03-26 1989-03-15 Canon Kabushiki Kaisha Iii - v group compound crystal article and process for producing the same
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
US5304820A (en) * 1987-03-27 1994-04-19 Canon Kabushiki Kaisha Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
JP2592834B2 (ja) * 1987-03-27 1997-03-19 キヤノン株式会社 結晶物品およびその形成方法
US5364815A (en) * 1987-03-27 1994-11-15 Canon Kabushiki Kaisha Crystal articles and method for forming the same
CA1333248C (en) * 1987-03-27 1994-11-29 Takao Yonehara Method of forming crystals
US5254211A (en) * 1987-03-27 1993-10-19 Canon Kabushiki Kaisha Method for forming crystals
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
US5363799A (en) * 1987-08-08 1994-11-15 Canon Kabushiki Kaisha Method for growth of crystal
AU615469B2 (en) * 1987-08-24 1991-10-03 Canon Kabushiki Kaisha Crystal growth method
EP0307109A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
EP0305144A3 (en) * 1987-08-24 1989-03-08 Canon Kabushiki Kaisha Method of forming crystalline compound semiconductor film
US5255258A (en) * 1987-09-24 1993-10-19 Canon Kabushiki Kaisha Microprobe, preparation thereof and electronic device by use of said microprobe
JP2670453B2 (ja) * 1988-03-27 1997-10-29 キヤノン株式会社 結晶の形成方法
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
EP0366276A3 (en) * 1988-10-02 1990-05-16 Canon Kabushiki Kaisha Method for forming crystal
JP2746301B2 (ja) * 1988-10-20 1998-05-06 キヤノン株式会社 半導体整流素子
US5040041A (en) * 1988-10-20 1991-08-13 Canon Kabushiki Kaisha Semiconductor device and signal processing device having said device provided therein
US5239190A (en) * 1989-01-31 1993-08-24 Canon Kabushiki Kaisha Light emitting device and method for manufacturing the same
US5098850A (en) * 1989-06-16 1992-03-24 Canon Kabushiki Kaisha Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
JPH03215391A (ja) * 1989-06-26 1991-09-20 Canon Inc 結晶の成長方法
EP0410307B1 (en) * 1989-07-20 1994-06-01 Canon Kabushiki Kaisha Light-emitting device and method for producing the same
TW205603B (ja) * 1990-09-21 1993-05-11 Anelva Corp
CA2055400C (en) * 1990-11-15 1998-08-04 Kenji Yamagata Method of forming crystal
JPH06267846A (ja) * 1993-03-10 1994-09-22 Canon Inc ダイヤモンド電子装置およびその製造法
US5792270A (en) * 1993-10-21 1998-08-11 Saxena; Arjun Apparatus for forming a pattern of nucleation sites
AU2452697A (en) * 1996-04-10 1997-10-29 Penn State Research Foundation, The Modifying solid crystallization kinetics for a-si films
WO1999019546A1 (en) 1997-10-10 1999-04-22 Cornell Research Foundation, Inc. Methods for growing defect-free heteroepitaxial layers
US6376337B1 (en) * 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
US6110278A (en) * 1998-08-10 2000-08-29 Saxena; Arjun N. Methods for and products of growth of single-crystal on arrayed nucleation sites (SCANS) defined in nucleation unfriendly substrates
JP3007971B1 (ja) * 1999-03-01 2000-02-14 東京大学長 単結晶薄膜の形成方法
US20050072498A1 (en) * 1999-07-13 2005-04-07 Begg Lester L. Single crystal tungsten penetrator and method of making
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
US6406981B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Method for the manufacture of semiconductor devices and circuits
US6620710B1 (en) * 2000-09-18 2003-09-16 Hewlett-Packard Development Company, L.P. Forming a single crystal semiconductor film on a non-crystalline surface
TW464977B (en) * 2000-11-03 2001-11-21 United Microelectronics Corp Method for peeling off silicon carbide layer
US6528215B1 (en) * 2000-11-07 2003-03-04 International Business Machines Corporation Substrate for diamond stencil mask and method for forming
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US7501330B2 (en) * 2002-12-05 2009-03-10 Intel Corporation Methods of forming a high conductivity diamond film and structures formed thereby
US7838875B1 (en) 2003-01-22 2010-11-23 Tsang Dean Z Metal transistor device
US8158983B2 (en) * 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
FR2949776B1 (fr) 2009-09-10 2013-05-17 Saint Gobain Performance Plast Element en couches pour l'encapsulation d'un element sensible
FR2949775B1 (fr) * 2009-09-10 2013-08-09 Saint Gobain Performance Plast Substrat de protection pour dispositif collecteur ou emetteur de rayonnement
FR2973939A1 (fr) 2011-04-08 2012-10-12 Saint Gobain Element en couches pour l’encapsulation d’un element sensible
US9065009B2 (en) 2012-04-10 2015-06-23 First Solar, Inc. Apparatus and method for forming a transparent conductive oxide layer over a substrate using a laser
US20180061608A1 (en) * 2017-09-28 2018-03-01 Oxford Instruments X-ray Technology Inc. Window member for an x-ray device
WO2019222458A1 (en) 2018-05-18 2019-11-21 Board Of Trustees Of Michigan State University Methods for forming large area diamond substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856322A (ja) * 1981-09-29 1983-04-04 Nec Corp 半導体基板の製造方法
JPS5869798A (ja) * 1981-06-30 1983-04-26 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長方法
JPS60178620A (ja) * 1984-02-24 1985-09-12 Nec Corp 半導体基板の製造方法
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346414A (en) * 1964-01-28 1967-10-10 Bell Telephone Labor Inc Vapor-liquid-solid crystal growth technique
FR1537549A (fr) * 1966-09-13 1968-08-23 North American Aviation Inc Structure semi-conductrice à couches multiples en pellicule mince
US3433684A (en) * 1966-09-13 1969-03-18 North American Rockwell Multilayer semiconductor heteroepitaxial structure
US3493431A (en) * 1966-11-25 1970-02-03 Bell Telephone Labor Inc Vapor-liquid-solid crystal growth technique
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US3580732A (en) * 1968-01-15 1971-05-25 Ibm Method of growing single crystals
US3892608A (en) * 1974-02-28 1975-07-01 Motorola Inc Method for filling grooves and moats used on semiconductor devices
US4174422A (en) * 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
JPS5550636A (en) * 1978-10-09 1980-04-12 Hitachi Ltd Preparation of semiconductor device
US4402771A (en) * 1979-03-02 1983-09-06 Westinghouse Electric Corp. Substrate for silicon solar cells
JPS5624925A (en) * 1979-08-08 1981-03-10 Hitachi Ltd Selective growth of silicon
EP0070878B1 (en) * 1981-02-04 1987-05-13 Western Electric Company, Incorporated Growth of structures based on group iv semiconductor materials
US4637127A (en) * 1981-07-07 1987-01-20 Nippon Electric Co., Ltd. Method for manufacturing a semiconductor device
US4490208A (en) * 1981-07-08 1984-12-25 Agency Of Industrial Science And Technology Method of producing thin films of silicon
JPS5874034A (ja) * 1981-10-29 1983-05-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS58116739A (ja) * 1981-12-29 1983-07-12 Matsushita Electric Ind Co Ltd 膜多結晶体の粒子サイズの制御方法
JPS6050757B2 (ja) * 1982-01-12 1985-11-09 松下電器産業株式会社 単結晶膜の製造方法
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4473598A (en) * 1982-06-30 1984-09-25 International Business Machines Corporation Method of filling trenches with silicon and structures
JPS5969495A (ja) * 1982-10-13 1984-04-19 Nippon Telegr & Teleph Corp <Ntt> シリコン単結晶膜の形成方法
JPS59169918A (ja) * 1983-03-14 1984-09-26 Showa Denko Kk ダイヤモンド合成法
US4522662A (en) * 1983-08-12 1985-06-11 Hewlett-Packard Company CVD lateral epitaxial growth of silicon over insulators
JPS6086096A (ja) * 1983-10-18 1985-05-15 Natl Inst For Res In Inorg Mater 膜状ダイヤモンドの析出法
US4657603A (en) * 1984-10-10 1987-04-14 Siemens Aktiengesellschaft Method for the manufacture of gallium arsenide thin film solar cells
US4837310A (en) * 1986-01-16 1989-06-06 Sumitomo Chemical Company, Limited Red or bluish-red fiber-reactive monoazo compound having 7-substituted amino-1-naphthol-sulfonic acid as coupling component between the chromophore and fiber reactive portions of the compound
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
CA1330191C (en) * 1986-03-31 1994-06-14 Jinsho Matsuyama Method for forming crystal and crystal article obtained by said method
CA1337170C (en) * 1986-03-31 1995-10-03 Jinsho Matsuyama Method for forming crystalline deposited film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869798A (ja) * 1981-06-30 1983-04-26 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長方法
JPS5856322A (ja) * 1981-09-29 1983-04-04 Nec Corp 半導体基板の製造方法
JPS60178620A (ja) * 1984-02-24 1985-09-12 Nec Corp 半導体基板の製造方法
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5423286A (en) * 1989-03-31 1995-06-13 Canon Kabushiki Kaisha Method for forming crystal and crystal article
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
US5776255A (en) * 1992-12-24 1998-07-07 Canon Kabushiki Kaisha Chemical vapor deposition apparatus
JP2000260713A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2010144250A (ja) * 2008-12-19 2010-07-01 Fei Co 基板上に微細構造を作製する方法

Also Published As

Publication number Publication date
DE3788745T2 (de) 1994-05-05
ES2047489T3 (es) 1994-03-01
DE3788745D1 (de) 1994-02-24
AU645538B2 (en) 1994-01-20
US5733369A (en) 1998-03-31
CA1336949C (en) 1995-09-12
AU7070887A (en) 1987-10-01
EP0244081B1 (en) 1994-01-12
EP0476713A2 (en) 1992-03-25
EP0244081A1 (en) 1987-11-04
EP0476713A3 (en) 1992-08-05
US5853478A (en) 1998-12-29
JPH0782996B2 (ja) 1995-09-06
AU7028591A (en) 1991-04-18

Similar Documents

Publication Publication Date Title
JPS63107016A (ja) 結晶の形成方法
US5846320A (en) Method for forming crystal and crystal article obtained by said method
US5422302A (en) Method for producing a three-dimensional semiconductor device
JP2596547B2 (ja) 太陽電池及びその製造方法
EP0240309B1 (en) Method for forming crystal and crystal article obtained by said method
EP0241204B1 (en) Method for forming crystalline deposited film
JPH02191320A (ja) 結晶物品及びその形成方法
JP2695413B2 (ja) 結晶基材の製造方法
US5254211A (en) Method for forming crystals
JP2651144B2 (ja) 結晶基材の製造方法
JPS6344720A (ja) 結晶性堆積膜の形成方法
JP2525773B2 (ja) 半導体装置及びその製造方法
JPH02191321A (ja) 結晶の形成方法
JP2561263B2 (ja) 電子放出素子の製造方法
EP0289114B1 (en) Process for producing crystals on a light-transmissive substrate
JP2659746B2 (ja) ▲ｉｉ▼−▲ｖｉ▼族化合物結晶物品およびその形成方法
JP2592832B2 (ja) 結晶の形成方法
JPH01132118A (ja) 半導体結晶の形成方法及びその方法により得られる半導体結晶物品
EP0289117B1 (en) Method of forming crystals on a substrate
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法
JP2515301B2 (ja) 半導体装置の製造方法
JPS63239187A (ja) 結晶物品
JPH01740A (ja) ２−６族化合物結晶物品およびその形成方法
JPS63234512A (ja) 電子回路装置
JPH013096A (ja) 結晶の形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term