[go: up one dir, main page]

JPS63106788A - アクテイブマトリツクス駆動型装置の製造方法 - Google Patents

アクテイブマトリツクス駆動型装置の製造方法

Info

Publication number
JPS63106788A
JPS63106788A JP61254026A JP25402686A JPS63106788A JP S63106788 A JPS63106788 A JP S63106788A JP 61254026 A JP61254026 A JP 61254026A JP 25402686 A JP25402686 A JP 25402686A JP S63106788 A JPS63106788 A JP S63106788A
Authority
JP
Japan
Prior art keywords
wiring
active matrix
array substrate
manufacturing
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61254026A
Other languages
English (en)
Inventor
哲也 川村
白井 繁信
小川 鉄
博司 筒
武 柄沢
郁典 小林
豊 宮田
隆夫 近村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61254026A priority Critical patent/JPS63106788A/ja
Publication of JPS63106788A publication Critical patent/JPS63106788A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶縁性基板上にスイッチング素子等のアクティ
ブ素子を多数マトリックス試に配置してなるアクティブ
マトリックスアレイ基板を用い、液晶材料やエレクトロ
ルミネッセンス材:l’4(EL材′F4)などの被駆
動材料を駆動したり、センサ材料(たとえば光電変換材
料)を順次走査するアクティブマトリックス駆動型装置
の製造方法に関するものである。
従来の技術 以下アクティブ素子として薄膜トランジスタ(TPT)
を有するアクティブマトリックスアレイ基板を用いて液
晶材料を駆動する液晶表示装置の製造方法を例に説明を
行う。
第5図は液晶表示装置の作成に用いている従来のアクテ
ィブマトリックスアレイ基板の説明図である。100は
透光性の絶縁性基板であり、101は第1の配線、10
2は第2の配線である。501はTPTであり第1の配
線と第2の配線とに接続されており透光性の画素電極5
00とコンデンサ502とともにマトリックス試に配置
されている(説明図のため4X6のマトリックスである
が実際のTV表示用のものでは数万〜数十万の画素電極
が作り込まれる)。またコンデンサ502は画像表示部
(破線EFGHで囲まれた領域)全体に張りめぐらされ
た共通電極配uA105にも接続されている。111と
112と115はそれぞれ第1の配線と第2の配線と共
通電極配線を基板外部の回路と接続するための外部接続
端子である。
そして第5図のととくのアクティブマトリックスアレイ
基板と対向電極を有する対向基板の2枚の基板に配向処
理を行い、画像表示部において2枚の基板を数ミクロン
程度の間隙をもたして対向させて固定し、その後基板の
間隙に液晶を封入し、破線ABCDにそって基板100
を切断し、さらに偏光板を貼り付け、外部接続端子を外
部の駆動回路に接続するというような手順により液晶表
示装置が作られる。このようにしてアクティブマトリッ
クスアレイ基板を使って液晶表示装置を作る場合その工
程中に生じる静電気のため不良(TFTが静電気により
破壊されたり特性が変動してしまい画像欠陥となる現象
)が発生することがある。
そこで第5図に示したアクティブマトリックスアレイ基
板には液晶表示装置の作成工程中に起こる静電気による
不良の発生を抑えるための工夫がなされている。すなわ
ち外部接続端子111と112を相互に接続する相互接
続配線506を設けることにより外部から加わった静電
気は非常に多くの配線に分散され、破線ABCDにそっ
た基板100の切断を行い第1の配線と第2の配線を1
本ずつ分離してしまうまでは静電気による不良の発生が
抑えられる。(上記構成については例えば特開昭61−
885’57号公報参照) 発明が解決しようとする問題点 第1の配線や第2の配線に断線が生じると画像不良とな
る。従って液晶表示装置を組み立てる前にアクティブマ
トリックスアレイ基板単体の時点で断線の有無を検査し
不良基板を選別除外することが生産性やコストの点で重
要となる。ところが第5図のような静電気対策を行った
従来のアクティブマトリックスアレイ基板では、通例数
百本にも及ぶ第1の配!tfA101と第2の配線10
2のそれぞれ1本ごとについて、その両端に検査装置の
検査針を接触させて導通検査する事になり、長い検査時
間と多数の配線を正確に検査するための高い確度と信頼
性を有する検査装置が要求され、むしろ検査のために時
間と費用がかかつてしまい不良基板を選別除外するメリ
ットが小さくなってしまう。さらに第5図では導通検査
を行うため配線101.102の片側でしか配線506
による相互の接続を行っていないが、さらに静電気に強
くするために配線101.102の両端で隣接する配線
を接続してしまうと断線検査は不可能となってしまう。
また第5図の構成では第1の配線101と第2の配線1
02間にショートがあってもこれを事前の電気的検査で
選別することができない。
すなわち第5図のととくの静電気対策を行うと不良基板
を電気的検査で選別する事ができないという問題点があ
った。
また静電気対策に関しても従来の方法では基板切断時か
ら外部回路への接続が完了するまでの間は静電気に対し
て無防備の収態である。とりわけ切断作業にダイヤモン
ドカッター等の機械的接触を伴う方法を用いると、切断
作業自体が静電気を発生させ不良の発生の原因となって
しまい、基板切断時における静電気対策が問題となる。
さらに実際の生産においては、1枚の基板上に複数個の
アクティブマトリックスアレイを作成し、その後に切断
分離し一度に多数のアクティブマトリックスアレイ基板
を生産する方が材料コストや生産性の点で有利なことが
多い。この場合には基板切断後に配向処理(表面処理)
を行い対向基板との接合作業等を行うことになる。配向
処理として通常よく用いられるラビングや対向基板を貼
り合わすための接合材(接着剤)の印刷や液晶の封入や
これらの工程に伴う洗浄やさらには保管時における静電
気対策が問題となるので、このために最初の切断時に静
電気対策のための相互接続配線506を残しておくと、
上記のごとくの作業の後にもう一度基板の切断を行う必
要が生じてしまい工程が増加する。
本発明は上記の点に鑑み、静電気対策を行いつつも容易
に断線検査や短絡検査を可能とし、更に基板切断後にお
いても静電気対策の残存を可能とし、基板の切断とは独
立して静電気対策の解除を行える構成とし、生産性(歩
留まり、スルーブツト等)の向上とコストの低減をはか
ることを目的上記問題点を解決するための本発明の技術
的手段は、アクティブマトリックスアレイ基板の外周部
(以下、第5図で破線EFGHの外側且つ破線ABCD
の内側の領域をこのように称する)において第1の配線
の末端を第3の配線により選択的に接続し電気的には連
続的に蛇行した1本の長い配線となるようにし、さらに
隣接する2本の第1の配線の末端部のうち第3の配線に
よる接続を行っていない側の末端部にダイオードやトラ
ンジスタのような非線型素子を介した第4の配線による
接続を行い、同様に第2の配線に関しても第1の配線と
同じ構成とし、これらに加えて基板の切断とは独立して
第3の配線と第4の配線を任意の時点でエツチングによ
り切断分離できる構成のアクティブマトリックスアレイ
基板を作成し、これを用いて液晶表示装置を製造するこ
とである。
作用 本発明の上記技術的手段を施したアクティブマトリック
スアレイ基板を用いて生産を行う場合、第4の配線には
、これにつながる非線型素子にしきい値以上の電圧がか
からないと電流が流れない。
そこで第1の配線による配線群が第3の配線により連続
的に蛇行した1本の長い配線となっているので、この両
端に一度だけ検査装置の検査針を接触させ、しきい値以
下の電圧で導通検査を行えば一括して数百本分の断線検
査が完了する。もちろん第2の配線に関しても同様に一
括した断線検査が可能となる。また静電気のように高電
圧での電荷の流入に対しては、第4の配線に接続された
非線型素子にしきい値以上の電圧がかかり非線型素子を
介して第4の配線にも電流が流れるため、流大した電荷
が基板全体にすみやかに分散され画像表示用のTPTの
破壊や特性変動がおこりにくくなる。すなわち静電気対
策を施した状態でありながらも第1の配線や第2の配線
の一括断線検査を可能とし、更に静電気対策用の配線間
の接続を基板の切断と独立して残すことができ、そして
任意の時点で比較的簡単なエツチング工程により静電気
対策を解除できるため、基板切断や表面処理作業やある
いは他の部品との接合作業等を静電気を気にせずに自由
に行え、静電気による不良発生を抑えつつコストの低減
と生産性の向上をはかれる柔軟性のある製造工程を提供
することができるようになる。
実施例 以下、本発明の実施例を図面にもとすいて説明する。第
1図は本発明の第1の実施例に用いるアクティブマトリ
ックスアレイ基板である。100は絶縁性基板であり、
第1の配線101と第2の配線102は絶縁性の薄膜(
図示せず)を介して互いに交差している。また破線EF
GHで囲まれた画像表示部は第5図のものとまったく同
様の構成であり、アクティブ素子であるTFTを第1の
配線と第2の配線の交差部付近にマトリックス状に有し
ている。TPTのゲート電極は第1の配線101と接続
されソース電極は第2の配線102と接続され、ドレイ
ン電極は画素電極と信号記憶用のコンデンサに接続され
、コンデンサは共通電極配線105にも接続されている
。4本の第1の配線による配線群はアクティブマトリッ
クスアレイ基板の外周部において第3の配tJI 10
3による接続とダイオード107を介した第4の配線1
゜4による接続により交互に接続されている。106は
基板切断後の任意の時点でエツチングにより第3の配線
と第4の配線を切断するための部分を示すものである。
なおダイオードは正電圧のしきい値をもったものを2個
すング訣に接続したリングダイオードとして用いている
。111aと111bは第1の配線を外部回路に接続す
るための外部接続端子であるが、これらに検査針を当て
てダイオード107のしきい値以下の電圧で導通検査を
すれば、第1の配線に断線が無い場合には111a−a
−b−c−d−e−f  g  h−111bの経路で
電流が流れるので、この導通状態を調べることで4本の
配線群の一括した断線検査が可能となる。6本の第2の
配線の配線群も同様に外部接続端子112aと112b
間の導通状態を検査することにより一括した断線検査が
可能となる。
第2図は第1図におけるリングダイオードを介した第4
の配!fjA104の構成を説明するものである。第2
図(a)で101は第1の配線、107はダイオードで
あり106は基板切断後の任意の時点でエツチングによ
り配線を切断するための部分を示している。第2図(b
)は第2図(a)に相当する部分の実際の平面図である
。第2図(c)と第2図(d)は、それぞれ第2図(b
)のAn線とCD線での断面図である。100は絶縁性
基板でありこの場合ガラス基板を用いている。第1の配
線101と第4の配線の主要部(ダイオード以外の部分
)はCryVJJIQを用いて同時に形成されたもので
ある。201は SiNx薄膜でありTI?Tのゲート
絶縁膜及び第1の配線と第2の配線間のM!縁に用いら
れている。202はアモルファスシリコン薄膜でありT
PTの半導体層として用いられている。203は第4の
配線の材質Crとは異なった材質(たとえばAI)によ
り形成されたTPTのソース・ドレイン電極であり、こ
れらはCr薄膜によるゲート電極とともにアモルファス
シリコンmJIQ202部にTPTを形成している(な
お第2図(d)はTPTの断面図となっており、画像表
示部のTPTと全く同時に形成されている)。そしてT
PTのゲート電極とソース7FL(fiを接続すること
によりダイオード107が実現されている。なおこの場
合203のソース・ドレイン電極は第2の配線と同一材
料であり同時に形成されたものである。そして106部
における SiNx薄膜201が選択的に除去されて第
4の配線の一部が露出している。このような構成でリン
クダイオードを介した第4の配線による接続が形成され
る。また第3の配線による接続についても第2図におけ
るダイオードを省略した構成に形成されている。以上の
構成のアクティブマトリックスアレイ基板をCrのエツ
チング液に浸漬するとCrによる配線のうち106部の
露出しているCrのみが溶は去り、隣接した第1あるい
は第2の配線間の接続をエツチングにより任意の時点で
容易に分離することができる。
従って、第1図のアクティブマトリックスプレイ基板を
用いて液晶表示装置を製造する場合、一括した断線の検
査が可能でありながらも静電気による高電圧での外部か
らの電荷の流入に対しては、電荷が速やかに基板全体に
分散され画像表示部のTPTの破壊や特性の変動が起こ
りにくくなる。
そして基板切断や配向処理(表面処理)や対向基板との
接合作業や液晶の封入作業等を行ってから静電気対策の
ための第3の配線と第4の配線による電気的な短絡を任
意の時点にエツチングにより切り離すことも可能となり
、静電気破壊のおこりにくい柔軟性のある製造工程を提
供できる。なお本実施例の構成では第3の配線103に
よる接続とダイオード107を介した第4の配tlil
104による接続を形成するために余分な9膜形成及び
パターニングは行っておらず、全く静電気対策をしない
場合と比べても増加する工程は第3と第4の配線を切断
するためのエツチングとこれに伴う洗浄のみであり、静
電気対策を施しながらも液晶表示装置製造全体にしめる
工程の増加の割合は大変小さく、きわめて有効な方法で
ある。
次に本発明の第2の実施例について説明する。
第3図は第2の実施例に用いるアクティブマトリックス
アレイ基板である。破11JEFGt1部で囲まれた画
像表示部の構成は第1の実施例のものと全く同じである
が、アクティブマトリックスアレイ基板の外周部におい
てリングダイオードを介した第4の配!jA 104に
よる接続が、隣どうしの配線間のみだけでなく基板全体
にめぐらされた配線300にも接続された形になってお
り、静電気の電荷がよ°りすみやかに分散される構成と
なっている(なお配線300として共通電極配線間05
を使用することも可能である)、また本実施例では第1
の配線101と第2の配ftjA 102間もリングダ
イオードを介した第4の配線104と配!1Ji300
により接続された関係になっており、外部から電荷が流
入しても第1の配線と第2の配線間にダイオードのしき
い値の2倍以上の電圧差が生じると速やかに電流が流れ
画像表示部のTPTのゲート電極(第1の配線と接続さ
れている)とソース電極(第2の配線と接続されている
)間での電位差による静電気的な破壊は大変おこりにく
い構成となっている。
従って、第3図のアクティブマトリックスアレイ基板を
用いて液晶表示装置を製造する場合も、一括した断線の
検査が可能でありながら外部から流入した電荷が速やか
に基板全体に分散され静電気によるアクティブ素子の破
壊や特性の変動が起こりにくくなる。また基板の切断と
独立して任意の時点に第3の配線とm4の配線による電
気的な短絡をエツチングにより切り離すことが可能とな
り、第1の実施例同様に静電気破壊のおこりにくい柔軟
性のある製造工程を提供できる。
次に本発明の第3の実施例について説明する。
第4図は第3の実施例に用いるアクティブマトリックス
アレイ基板である。破線EFGH部で囲まれた画像表示
部の構成は第1の実施例のものと−全く同じであるが、
アクティブマトリックスアレイ基板の外周部において、
4本の第1の配線101による配線群と6本の第2の配
線102による配線群と共通電極配UA 105がそれ
ぞれ互いにリングダイオードを介した第4の配線104
b、104c、104dにより間接的に接続されている
ことである(ただし104b、104c、104dは実
際には直列n段のリンクダイオードにより構成されてい
る、これは第1の配線と第2の配線と共通電極配線間の
ショート検査(ショートがあるとやはり画像不良となる
)を行う際に1段あたりのリングダイオードにかかる電
圧を小さくし検査を確実にするためである)。この場合
も画像表示部のTPTのゲート電極とソース電極間には
ダイオードのしきい値の1倍以上の電圧はかからなくな
っておりゲート電極とソース電極間での静電気破壊が起
こりにくくなる。、 従って、第4図のアクティブマトリックスアレイ基板を
用いて液晶表示装置を製造する場合、一括した断線の検
査及びショート検査により不良基板の選別が可能であり
ながらも外部から流入した電荷が速やかに裁板全体に分
散され静電気によるアクティブ素子の破壊や特性の変動
が起こりにくくなる。また基板の切断と独立して任意の
時点に第3の配線と第4の配線による電気的な短絡をエ
ツチングにより切り離すことが可能となり、静電気破壊
のおこりにくい柔軟性のある製造工程を提供できる。
尚、本発明の上記3実施例においては説明のため第1の
配線101と第2の配線102が合計10本のもので表
現したが、実際の数100〜数1000本の配線を有す
るアクティブマトリックスアレイ基板についても原理的
に全く同様のことが行える。また、上記3奥方缶例では
切断線ABCD上に第1の配線と第2の配線やこれらに
つながる配線材料が無いため基板切断時のカッターや切
断後の基板を保持するキャリアや容器と直接配線材料が
触れる確率が従来例に比べて非常に小さくなっており、
カッターや治具や容器からの静電気的な破壊も少なくな
っている。
発明の効果 以上述べてきたように本発明のアクティブマトリックス
アレイ基板を用いることにより、基板の切断と独立した
任意の時点まで一括した断線の検査を可能としながらも
静電気によるアクティブ素子の破壊や特性の変動発生も
低減でき、静電気(こよる不良発生を抑え、コストの低
減と生産性の向上をはかれ、実用的にきわめて有効であ
る。
また本発明の上記3実施例で、1枚の基板から1枚のア
クティブマトリックスアレイ基板しか作らない場合には
、切断線ABCDの外側は実現しようとする液晶表示装
置と関係しないので、基板切断を全くおこなわなくても
特に問題はなく、この場合には切断作業を省略でき工程
が簡略化されるという効果も生ずる。
【図面の簡単な説明】
第1図は本発明の第1の実施例のアクティブマトリック
スアレイ基板の要部平面図、第2図は第1図における第
1の配線間のリングダイオードを介した第4の配線によ
る接続の説明図であり、第2図(a)が回路図、第2図
(b)は要部平面図、第2図(c)と第2図(d)はそ
れぞれ第2図(b)のAB線とCD線での断面図、第3
図は第2の実施例のアクティブマトリックスアレイ基板
の要部平面図、第4図は第3の実施例のアクティブマト
リックスアレイ基板の要部平面図、第5図は従来のアク
ティブマトリックスアレイ基板の要部平面図である。 100・・・基板、101・・・第1の配線、102・
・・第2の配線、103・・・第3の配線、104・・
・第4の配線、105・・・共通電極配線、107・・
・ダイオード。 代理人の氏名 弁理士 中尾敏男 ばか1名第2図 (久) 恢      く ’:J’* 5 UM        、。

Claims (7)

    【特許請求の範囲】
  1. (1)複数本の第1の配線と複数本の第2の配線を絶縁
    層を介して互いに交差するように有し、前記第1の配線
    と前記第2の配線に電気的に接続されたアクティブ素子
    をマトリックス状に有し、前記第1の配線あるいは前記
    第2の配線に属する複数本の配線群の隣接する配線どう
    しが配線の末端付近で第3の配線による接続あるいは非
    線型素子を介した第4の配線による接続によって互いに
    接続され、且つ前記第3の配線による接続により前記配
    線群を連続的に蛇行した一本の配線とした構成のアクテ
    ィブマトリックスアレイ基板を用い、前記アクティブマ
    トリックスアレイ基板に対して切断作業や表面処理作業
    あるいは他の部品との接合作業等を行い、この後に前記
    第3の配線による接続と非線型素子を介した前記第4の
    配線による接続をエッチングにより切り離すことを特徴
    とするアクティブマトリックス駆動型装置の製造方法。
  2. (2)第3の配線と第4の配線を形成した後に絶縁層を
    形成し、その後に前記第3の配線と前記第4の配線の少
    なくとも一部分が露出するように前記絶縁層を選択形成
    した構成のアクティブマトリックスアレイ基板を用い、
    前記第3の配線による接続と非線型素子を介した前記第
    4の配線による接続の切り離しを前記露出部分の配線の
    材料をエッチングにより除去することによりおこなうこ
    とを特徴とする特許請求の範囲第1項記載のアクティブ
    マトリックス駆動型装置の製造方法。
  3. (3)第3の配線と第4の配線の非線型素子を除いた部
    分が第1の配線あるいは第2の配線のいずれか一方と同
    時に形成されたアクティブマトリックスアレイ基板を用
    いることを特徴とする特許請求の範囲第1項記載のアク
    ティブマトリックス駆動型装置の製造方法。
  4. (4)第1の配線と第2の配線とが非線型素子を介した
    第4の配線により接続されたアクティブマトリックスア
    レイ基板を用いることを特徴とする特許請求の範囲第1
    項記載のアクティブマトリックス駆動型装置の製造方法
  5. (5)コンデンサを介してアクティブ素子に接続された
    共通電極配線を有し前記共通電極配線と第1の配線ある
    いは前記共通電極配線と第2の配線とが第3の配線によ
    り接続されるかあるいは非線型素子を介した第4の配線
    により接続されたアクティブマトリックスアレイ基板を
    用いることを特徴とする特許請求の範囲第1項記載のア
    クティブマトリックス駆動型装置の製造方法。
  6. (6)非線型素子を介した第4の配線がダイオードを介
    した配線であるアクティブマトリックスアレイ基板を用
    いることを特徴とする特許請求の範囲第1項記載のアク
    ティブマトリックス駆動型装置の製造方法。
  7. (7)ダイオードを介した第4の配線がリングダイオー
    ドを介した配線であることを特徴とする特許請求の範囲
    第6項記載のアクティブマトリックス駆動型装置の製造
    方法。
JP61254026A 1986-10-24 1986-10-24 アクテイブマトリツクス駆動型装置の製造方法 Pending JPS63106788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61254026A JPS63106788A (ja) 1986-10-24 1986-10-24 アクテイブマトリツクス駆動型装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61254026A JPS63106788A (ja) 1986-10-24 1986-10-24 アクテイブマトリツクス駆動型装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63106788A true JPS63106788A (ja) 1988-05-11

Family

ID=17259205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61254026A Pending JPS63106788A (ja) 1986-10-24 1986-10-24 アクテイブマトリツクス駆動型装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63106788A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118617A (ja) * 1988-10-28 1990-05-02 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法
JPH0372321A (ja) * 1989-08-14 1991-03-27 Sharp Corp アクティブマトリクス表示装置
JPH03296725A (ja) * 1990-04-17 1991-12-27 Nec Corp マトリクス電極基板およびその製造方法
WO1997006465A1 (fr) * 1995-08-07 1997-02-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et de type matrice active resistant a l'electricite statique
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
US6122030A (en) * 1996-11-28 2000-09-19 Sharp Kabushiki Kaisha Insulating-film layer and sealant arrangement for protective circuit devices in a liquid crystal display device
US6342931B2 (en) 1998-03-20 2002-01-29 Sharp Kabushiki Kaisha Active-matrix substrate and inspecting method thereof
US6411348B2 (en) 1996-07-02 2002-06-25 Sharp Kabushiki Kaisha Active matrix substrate and producing method of the same
US7335953B2 (en) 2002-10-29 2008-02-26 Seiko Epson Corporation Circuit substrate, electro-optical device, and electronic apparatus
JP2018128701A (ja) * 2004-05-21 2018-08-16 株式会社半導体エネルギー研究所 表示装置
JP2019184938A (ja) * 2018-04-16 2019-10-24 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
JP2021121848A (ja) * 2008-10-08 2021-08-26 株式会社半導体エネルギー研究所 液晶表示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118617A (ja) * 1988-10-28 1990-05-02 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法
JPH0372321A (ja) * 1989-08-14 1991-03-27 Sharp Corp アクティブマトリクス表示装置
JPH03296725A (ja) * 1990-04-17 1991-12-27 Nec Corp マトリクス電極基板およびその製造方法
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
WO1997006465A1 (fr) * 1995-08-07 1997-02-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et de type matrice active resistant a l'electricite statique
US6411348B2 (en) 1996-07-02 2002-06-25 Sharp Kabushiki Kaisha Active matrix substrate and producing method of the same
US6122030A (en) * 1996-11-28 2000-09-19 Sharp Kabushiki Kaisha Insulating-film layer and sealant arrangement for protective circuit devices in a liquid crystal display device
US6342931B2 (en) 1998-03-20 2002-01-29 Sharp Kabushiki Kaisha Active-matrix substrate and inspecting method thereof
US7335953B2 (en) 2002-10-29 2008-02-26 Seiko Epson Corporation Circuit substrate, electro-optical device, and electronic apparatus
JP2018128701A (ja) * 2004-05-21 2018-08-16 株式会社半導体エネルギー研究所 表示装置
JP2021121848A (ja) * 2008-10-08 2021-08-26 株式会社半導体エネルギー研究所 液晶表示装置
JP2023093427A (ja) * 2008-10-08 2023-07-04 株式会社半導体エネルギー研究所 液晶表示装置
JP2019184938A (ja) * 2018-04-16 2019-10-24 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
CN110390915A (zh) * 2018-04-16 2019-10-29 夏普株式会社 有源矩阵基板、显示装置及有源矩阵基板的缺陷修正方法
US10854639B2 (en) 2018-04-16 2020-12-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for repairing defect of active matrix substrate
CN110390915B (zh) * 2018-04-16 2021-10-12 夏普株式会社 有源矩阵基板、显示装置及有源矩阵基板的缺陷修正方法

Similar Documents

Publication Publication Date Title
KR0152375B1 (ko) 액정표시장치
KR940006156B1 (ko) 액정표시소자 제조방법
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
US20110310342A1 (en) Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same
CN107505789B (zh) 阵列基板及显示面板
KR20040062161A (ko) 다수의 어레이셀을 포함하는 표시장치용 기판 및 이의제조방법
JPS63106788A (ja) アクテイブマトリツクス駆動型装置の製造方法
JPH09160073A (ja) 液晶表示装置
JPS61249078A (ja) マトリクス型表示装置
KR101258085B1 (ko) 정전기 방지가 가능한 액정표시장치 및 그 제조방법
JPH05341246A (ja) マトリクス型表示素子の製造方法
JP2583891B2 (ja) アクテイブマトリクス表示装置の製造方法
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
JPH028817A (ja) 電気装置の製造方法
KR100621533B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JPS62265688A (ja) アクテイブマトリツクスアレイ
JPS62265689A (ja) アクテイブマトリツクス駆動形装置の製造方法
JPS6112268B2 (ja)
JPS63316084A (ja) 薄膜能動素子アレイの製造方法
JPS61100971A (ja) 薄膜トランジスタの製造方法
JP3273905B2 (ja) 液晶表示装置のアクティブマトリクス基板及びその検査方法
JPH04355729A (ja) 液晶表示装置用アレイ基板の製造方法
JP2773130B2 (ja) アクティブマトリクス型液晶表示装置の製造方法
JPH09113562A (ja) 液晶マトリックス表示パネルの検査方法
JPH11119257A (ja) Tft基板とその製造方法