[go: up one dir, main page]

JPS63102247A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS63102247A
JPS63102247A JP24723986A JP24723986A JPS63102247A JP S63102247 A JPS63102247 A JP S63102247A JP 24723986 A JP24723986 A JP 24723986A JP 24723986 A JP24723986 A JP 24723986A JP S63102247 A JPS63102247 A JP S63102247A
Authority
JP
Japan
Prior art keywords
resin
lead
tin
lead frame
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24723986A
Other languages
English (en)
Inventor
Osamu Yoshioka
修 吉岡
Masaru Watanabe
勝 渡辺
Mamoru Onda
護 御田
Ryozo Yamagishi
山岸 良三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP24723986A priority Critical patent/JPS63102247A/ja
Publication of JPS63102247A publication Critical patent/JPS63102247A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は樹脂封止型半導体装置に関し、特に信頼性が高
く、作業性も良好な半導体装置に関する。
〈従来の技術〉 樹脂封止型半導体装置に用いるソートフレームは、第3
図に一部を断面図で示すように、42合金(Fe、 N
i合金)コバール(Fe、Ni、Co合金)、銅あるい
は銅合金からなるリードフレームに、必要に応して、素
子固定部3やワイヤボンデインク部9にAuや八gのめ
っきを部分的に施したものが一般的に用いられている。
このようなリードフレームを用いた従来の半導体装置は
、リードフレーム1と封止樹脂7との接着力が不足した
り、あるいはアウターリート部11の曲げ加工時の応力
などによりすき間か発生したりして、インナーリード部
2と樹脂7の界面を通して、水分か浸入し、半導体素子
4表面のAl線5などか腐食したり、素子特性の低丁な
と問題があった。
このような問題から封止樹脂とリードフレームの接着性
を良くするため、インナーリード部の形状(特開昭60
−261161号ではリードフレームに穴、あるいは溝
を設ける、特開昭58−142554号ではインナーリ
ード部に突起を設ける、特開昭59−177952号、
特開昭59−500340号ではインナーリート部にス
リットを設けるなど)を改良したり、さらにはインナー
リード部表面に樹脂との接着性の良好な金属被覆層を設
ける(Al1層を設ける、金属酸化物層(特開昭60−
60742号、特開昭61−34961号)を設ける)
などの改良が行なわれている。
このうち、インナーリード部形状を改良する手法は実際
に実施されている例は多い。しかし、金属被覆層を設け
た方法は半導体の信頼性に対しては十分満足するレベル
ではなく、より一層の特性向上が望まわていた。さらに
、別の問題として、封止樹脂をモールドした後、モール
ドパリが発生するか、このパリがリード部と樹脂との接
着性が改良された結果、パリ取り作業が難しくなり、生
産性あるいは歩溜りを低下させ、コスト上昇の原因とな
っていた。
〈発明が解決しようとする問題点〉 本発明の目的は前記した従来技術の欠点を解消し、樹脂
封止型半導体装置の信頼性を向上させるとともに半導体
組立の作業性を向上させることができる新規な半導体装
置を提供することにある。
〈問題点を解決するための手段〉 本発明は、リードフレームに装着した半導体素子を樹脂
内に封止してなる樹脂封止型半導体装置において、樹脂
内に封止されるリード部分と樹脂外に露出する部分との
境界を含むリード部分に、錫または錫を含有する低融点
合金よりなる被覆層を設けてなることを特徴とする樹脂
封止型半導体装置を提供する。
〈発明の構成〉 以下に本発明の好適実施例について説明する。
第1図は本発明の半導体装置の一実施例の平面図を示し
、第2図は同じく一部断面図を示す。
本発明は、リードフレーム1等の半導体装置において、
リード部の樹脂内に封止される部分、すなわちモールド
エリヤ8と、アウターソート部11等の樹脂外に露出す
る部分との境界を含む部分(モールドライン12付近の
リード部分)に、錫または錫を含有する低融点合金より
なる被覆層を設けることが特徴である。
錫または錫を含有する低融点合金とは、錫系であって融
点が約300℃以下の錫または錫合金をいう。
こわらは、Sn、 5n−Pbを代表例として5n−B
i、5n−5b 、 5n−4rなどの2元合金をはじ
め5n−Pb−5b等の3元合金等であってもよい。
被覆層厚みは1〜10μsとするのが良い。被覆層はリ
ードフレームの片面に設けてもよく第2図に示すように
両面に設けてもよい。
錫又は錫を含有する低融点合金層を設ける範囲は、第1
図に、錫系合金層10として示すような部分的範囲だけ
でなく、リート部の樹脂内に封止される部分と樹脂外に
露出する部分の境界を含むリート部分であればよく、ア
ウターリード部11全体まで設ける場合も本発明の範囲
である。
次に本発明の半導体装置の製造方法の1例をリードフレ
ームの製造について説明する。
リードフレーム1は、42合金(Fe−Ni合金)、コ
バール(Fe−Ni−Co合金)、銅あるいは銅合金等
の板をプレスまたはエツチングにより、1例として第1
図の形にする。2点鎖線で示すモールドライン12の内
部が樹脂を封止するモールドエリヤ8であり、素子固定
部3とインナーリード部2がある。モールドライン13
の外側が樹脂外に露出しているリード部等でありアウタ
ーリード部11がある。
まず第2図に示すように、インナーリード部2の先端等
に必要に応じて金、銀などの部分めつき6を施す。
次に、モールドライン12を挟んだリード部に錫または
錫合金の錫系合金層10を設ける。
このようにして形成したリードフレームlを用いて、従
来と同様、半導体素子4を素子固定部3上に接合し、A
u線5によるワイヤボンディングを行い樹脂7で封+h
する。その後アウターリード部11を第2図に示すよう
に曲げ加工する。最後に、溶融半田めっき層でアウター
リード部11に半田めっき層(図示せず)を設けて完成
品とする。
〈実施例〉 以下に実施例により本発明を具体的に説明する。
(実施例) 第1図に示す型のリードフレーム1を銅合金でプレス打
抜きにより製造した。インナーリード部2の先端に銀部
分めっき6を形成した後、モールドライン12を挟んだ
リード部に、錫90%鉛10%の組成からなる融点約2
30℃の錫系合金層10を6−の厚さで設けた。
Si半導体素子4を素子固定部3上に接合し、Au線5
でインナーリード部2の先端と半導体素子4をワイヤボ
ンディングし、エポキシ樹脂7でモールドエリア8を封
止した。アクタ−リード部11を曲げ加工し、ここに溶
融半田めっき層を設けて本発明の樹脂封止型半導体装置
とした。
樹脂封止時にモールド金型をあてる部分が、錫系合金層
10で被覆されていて、リードフレーム材に比べ錫系合
金層は173〜1/lOも柔らかく、金型の当接によっ
て、リードフレーム材と金型の間の隙間を埋める効果が
あるので、封止樹脂がモールド金型から「はみ出す(モ
ールドパリと称する)」ことがなくパリ取りが容易とな
り、半導体装置製造の作業性が良好であった。
また、アウターリード部11の溶融半田めっき工程で、
モールドライン12附近の錫系合金層10が溶融して樹
脂7とリードフレーム1との間の隙間を埋め、樹脂とリ
ードフレーム1の接合が完全となり半導体装置の信頼性
が向上した。
〈発明の効果〉 本発明の樹脂封止型半導体装置は、樹脂封止するモール
ドライン附近のリード部に柔らかい錫系合金層を有する
ので、樹脂封止時に金型とリード材との密着が完全で、
樹脂が「はみ出す」ことがなくパリ取りが容易で製造作
業性が良い。
従来はモールドバリが大きいため樹脂封止外のリードフ
レーム上に樹脂が付着し、銅をリードフレーム材とした
場合にはアウターリードの半田めっき後の赤肌発生の原
因となった。しかし、本発明ではパリがなくなり赤肌が
皆無となり、リードフレームの耐食性が向上した。
また、アウターリード部の溶融半田めっき時錫系合金層
が溶融して、樹脂とリードフレームのスキ間を埋め、水
分の侵入を抑制する。この結果、樹脂封止型半導体装置
の信頼性を大幅に向上させることができた。
【図面の簡単な説明】
第1図は本発明の樹脂封止型半導体装置の1実施例を示
す平面図である。 第2図は本発明の1実施例を示す一部断面図である。 第3図は従来例を示す一部断面図である。 符号の説明 1・・・リードフレーム、2・・・インナーリード部、
3・・・素子固定部、4・−・半導体素子、5=−Au
線、6・・・部分めっき、7・・・樹脂、 8・・・モールドエリア、 9・・・ワイヤボンディング部、 10・・・錫系合金層、11・・・アウターリード部、
12・・・モールドライン FIG、1

Claims (1)

    【特許請求の範囲】
  1. (1)リードフレームに装着した半導体素子を樹脂内に
    封止してなる樹脂封止型半導体装置において、樹脂内に
    封止されるリード部分と樹脂外に露出する部分との境界
    を含むリード部分に、錫または錫を含有する低融点合金
    よりなる被覆層を設けてなることを特徴とする樹脂封止
    型半導体装置。
JP24723986A 1986-10-17 1986-10-17 樹脂封止型半導体装置 Pending JPS63102247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24723986A JPS63102247A (ja) 1986-10-17 1986-10-17 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24723986A JPS63102247A (ja) 1986-10-17 1986-10-17 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS63102247A true JPS63102247A (ja) 1988-05-07

Family

ID=17160522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24723986A Pending JPS63102247A (ja) 1986-10-17 1986-10-17 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS63102247A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1524693A1 (en) 2003-10-13 2005-04-20 Infineon Technologies AG Leadframe being protected against corrosion
CN101834256A (zh) * 2009-03-10 2010-09-15 Lg伊诺特有限公司 发光器件封装
JP2010212691A (ja) * 2009-03-10 2010-09-24 Lg Innotek Co Ltd 発光素子パッケージ
US8503189B2 (en) 1997-12-16 2013-08-06 Renesas Electronics Corporation Pb-free solder-connected structure and electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503189B2 (en) 1997-12-16 2013-08-06 Renesas Electronics Corporation Pb-free solder-connected structure and electronic device
EP1524693A1 (en) 2003-10-13 2005-04-20 Infineon Technologies AG Leadframe being protected against corrosion
US7432584B2 (en) 2003-10-13 2008-10-07 Infineon Technologies, Ag Leadframe for use in a semiconductor package
CN101834256A (zh) * 2009-03-10 2010-09-15 Lg伊诺特有限公司 发光器件封装
JP2010212691A (ja) * 2009-03-10 2010-09-24 Lg Innotek Co Ltd 発光素子パッケージ
US8987775B2 (en) 2009-03-10 2015-03-24 Lg Innotek Co., Ltd. Light emitting device package
JP2015159321A (ja) * 2009-03-10 2015-09-03 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
US9318677B2 (en) 2009-03-10 2016-04-19 Lg Innotek Co., Ltd. Light emitting device package

Similar Documents

Publication Publication Date Title
JPS63102247A (ja) 樹脂封止型半導体装置
JPS62287657A (ja) 半導体装置
JP4570797B2 (ja) 半導体装置の製造方法
JPS634945B2 (ja)
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPS61139050A (ja) リ−ドフレ−ム
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPS63131557A (ja) レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置
JP2934372B2 (ja) 面実装型半導体装置の製造方法
JPH0567069B2 (ja)
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH10154784A (ja) リードフレームの製造方法
JPS63164251A (ja) リ−ドフレ−ム
JPS62105457A (ja) 半導体装置
JPS61218150A (ja) 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
JPH0519820B2 (ja)
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPS59144159A (ja) プラスチツク封止型ic
JP2964403B1 (ja) リードフレームに半導体チップをマウントしたパッケージの製造方法
JP2001015666A (ja) 半導体装置及びその製造方法
JPH07147292A (ja) 半導体装置の製造方法
JPS61269348A (ja) リ−ドフレ−ム
JPS6364052B2 (ja)
JPH02137236A (ja) 樹脂封止型半導体装置の組立方法