JPS6284546A - 出力保護回路 - Google Patents
出力保護回路Info
- Publication number
- JPS6284546A JPS6284546A JP60225256A JP22525685A JPS6284546A JP S6284546 A JPS6284546 A JP S6284546A JP 60225256 A JP60225256 A JP 60225256A JP 22525685 A JP22525685 A JP 22525685A JP S6284546 A JPS6284546 A JP S6284546A
- Authority
- JP
- Japan
- Prior art keywords
- output
- resistor
- protection circuit
- field effect
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は出力保護回路に関し、特に絶縁ゲート型電界効
果トランジスタ集積回路の出力保護回路に関する。
果トランジスタ集積回路の出力保護回路に関する。
従来、この種の出力保護回路は、出力インピーダンスの
規格ヲ滴たす程度の抵抗体（約ｔｏｍ）を挿入し、出力
トランジスタのオン抵抗を十分小さくすることにより行
なってい友。
規格ヲ滴たす程度の抵抗体（約ｔｏｍ）を挿入し、出力
トランジスタのオン抵抗を十分小さくすることにより行
なってい友。
第２図は従来の出力保護回路の一例の回路図である。
第２図に示すように、対をなす出力用の絶縁ゲート型電
界効果トランジスタ（以下、ＭＯ８ＦＥＴと記す）１１
．１３のドレインを接続し、その接続点の節点９に抵抗
体１２の一端を接続し、抵抗体１２の他端を出力端子８
に接続している。
界効果トランジスタ（以下、ＭＯ８ＦＥＴと記す）１１
．１３のドレインを接続し、その接続点の節点９に抵抗
体１２の一端を接続し、抵抗体１２の他端を出力端子８
に接続している。
このような構成では、ＭＯ８ＦＥＴ １１．１３に要求
される電流量が大きい場合、すなわちＭＯ８ＦＥＴ１１
．１３のオン抵抗が小さい場合には、挿入しうる抵抗体
１２の抵抗値に制限を生じ、抵抗値は１００又はそれ以
下になる。
される電流量が大きい場合、すなわちＭＯ８ＦＥＴ１１
．１３のオン抵抗が小さい場合には、挿入しうる抵抗体
１２の抵抗値に制限を生じ、抵抗値は１００又はそれ以
下になる。
一方、抵抗体１２を挿入することによる出力保護の機能
は、抵抗値が大きい程発揮され、通常、５００以上を必
要とする。
は、抵抗値が大きい程発揮され、通常、５００以上を必
要とする。
上述した従来の出力保護回路は、大電流出力を必要とす
る場合、出力インピーダンスを確保する友めにトランジ
スタサイズを大きくする必要があるとともに、抵抗値が
１００又はそれ以下になるので、保護素子として機能し
なくなるという問題点がある。
る場合、出力インピーダンスを確保する友めにトランジ
スタサイズを大きくする必要があるとともに、抵抗値が
１００又はそれ以下になるので、保護素子として機能し
なくなるという問題点がある。
本発明の目的は、個個のトランジスタサイズを大きくす
る必要がなく、かつ抵抗値を高くできる出力保護回路を
提供することにある。
る必要がなく、かつ抵抗値を高くできる出力保護回路を
提供することにある。
ｃ問題点を解決するための手段〕
本発明の出力保護回路は、対をなす出力トランジスタの
一方をＭ（Ｍは２以上の整数）個に分割しｔ第１の絶縁
ゲート型電界効果トランジスタ群と、前記出力トランジ
スタの他方２Ｎ（Ｎは２以上の整数）個に分割し之第２
の絶縁ゲート型電界効果トランジスタ群と、一端が前記
第１及び第２の絶縁ゲート型電界効果トランジスタ群の
それぞれの絶縁ゲート型電界効果トランジスタに直列接
続される非接合型抵抗体と、一方が非接合型抵抗体の他
端に接続され他方が出力端子に接続される金属配線とを
含んで構成される。
一方をＭ（Ｍは２以上の整数）個に分割しｔ第１の絶縁
ゲート型電界効果トランジスタ群と、前記出力トランジ
スタの他方２Ｎ（Ｎは２以上の整数）個に分割し之第２
の絶縁ゲート型電界効果トランジスタ群と、一端が前記
第１及び第２の絶縁ゲート型電界効果トランジスタ群の
それぞれの絶縁ゲート型電界効果トランジスタに直列接
続される非接合型抵抗体と、一方が非接合型抵抗体の他
端に接続され他方が出力端子に接続される金属配線とを
含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の回路図である。
第１図に示すように、本実施例は対をなす出力用のＭＯ
ＳＦＥＴのＰチャネル側のＭＯ８ＦＦＪＴ １に非接合
型抵抗体（例えば、多結晶シリコン層）２の一端金直列
に接続しｔ単位回路５−１〜５−Ｎと。
ＳＦＥＴのＰチャネル側のＭＯ８ＦＦＪＴ １に非接合
型抵抗体（例えば、多結晶シリコン層）２の一端金直列
に接続しｔ単位回路５−１〜５−Ｎと。
Ｎチャネル側のＭＯＳＦＥＴ ａに非接合型抵抗体４の
一端を直列に接続した単位回路６−１〜５−Ｍ抵抗体２
．４の他端と出力端子８とをアルミニウム等の金属配線
で接続している。なお、それぞれのＭＯＳＦＥＴ １及
び３のドレイン・ソース間には保護ダイオード７が並列
に接続されている。
一端を直列に接続した単位回路６−１〜５−Ｍ抵抗体２
．４の他端と出力端子８とをアルミニウム等の金属配線
で接続している。なお、それぞれのＭＯＳＦＥＴ １及
び３のドレイン・ソース間には保護ダイオード７が並列
に接続されている。
このように構成することにより、Ｐチャ′ネル側ではＮ
倍、Ｎチャネル側ではＭ倍の抵抗値會有す。
倍、Ｎチャネル側ではＭ倍の抵抗値會有す。
る抵抗体管挿入できるので、個個のＭＯＳＦＥＴに対す
る保護能力が増大する。
る保護能力が増大する。
さらに、静電気を放電する経路がそれぞれＮ倍。
Ｍ倍となり、それぞれの保護ダイオード７及び非接合型
抵抗体２．４にかかる応力ｙｔ／Ｎ、ｘ／Ｍにできる。
抵抗体２．４にかかる応力ｙｔ／Ｎ、ｘ／Ｍにできる。
なお、上記実施例では０ＭＯ８ＦＥＴ を用いたが、Ｎ
チャネル型ＭＯ８ＦＥＴ％ Ｐチャネル型ＭＯ８ＦＥＴ
でも同様に本発明を適用できる。
チャネル型ＭＯ８ＦＥＴ％ Ｐチャネル型ＭＯ８ＦＥＴ
でも同様に本発明を適用できる。
以上説明したように本発明の出力保護回路は、ＭＯＳＦ
ＥＴと非接合型抵抗体とを直列に接続し文単位回路を複
数個並列に接続することによシ、各ＭＯ８ＦＥＴのサイ
ズを大きくする必要がなく、かりそれぞれの非接合型抵
抗体の抵抗値を高くできるので、出力保護機能を向上で
きるといケ効果がある。
ＥＴと非接合型抵抗体とを直列に接続し文単位回路を複
数個並列に接続することによシ、各ＭＯ８ＦＥＴのサイ
ズを大きくする必要がなく、かりそれぞれの非接合型抵
抗体の抵抗値を高くできるので、出力保護機能を向上で
きるといケ効果がある。
さらに、静電気保護機能を向上できるという副次的効果
がある。
がある。
第１図は本発明の一実施例の回路図、第２図は従来の出
力保護回路の一例の回路図である。 ２．４・・・・・・非接合型抵抗体、５−１〜５−Ｎ。 ６−１〜６−Ｍ・・・・・・単位回路、７・・・・・・
保護ダイオード、８・・・・・・出力端子。 代理人 弁理士 内 原 旨 ゛（、
力保護回路の一例の回路図である。 ２．４・・・・・・非接合型抵抗体、５−１〜５−Ｎ。 ６−１〜６−Ｍ・・・・・・単位回路、７・・・・・・
保護ダイオード、８・・・・・・出力端子。 代理人 弁理士 内 原 旨 ゛（、
Claims (1)
- 対をなす出力トランジスタの一方をＭ（Ｍは２以上の整
数）個に分割した第１の絶縁ゲート型電界効果トランジ
スタ群と、前記出力トランジスタの他方をＮ（Ｎは２以
上の整数）個に分割した第２の絶縁ゲート型電界効果ト
ランジスタ群と、一端が前記第１及び第２の絶縁ゲート
型電界効果トランジスタ群のそれぞれの絶縁ゲート型電
界効果トランジスタに直列接続される非接合型抵抗体と
、一方が該非接合型抵抗体の他端に接続され他方が出力
端子に接続される金属配線とを含むことを特徴とする出
力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225256A JPS6284546A (ja) | 1985-10-08 | 1985-10-08 | 出力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225256A JPS6284546A (ja) | 1985-10-08 | 1985-10-08 | 出力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284546A true JPS6284546A (ja) | 1987-04-18 |
Family
ID=16826458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60225256A Pending JPS6284546A (ja) | 1985-10-08 | 1985-10-08 | 出力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990802A (en) * | 1988-11-22 | 1991-02-05 | At&T Bell Laboratories | ESD protection for output buffers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037156A (ja) * | 1983-08-08 | 1985-02-26 | Nec Corp | 出力保護回路 |
| JPS60158671A (ja) * | 1983-12-22 | 1985-08-20 | テキサス インスツルメンツ インコーポレイテツド | 絶縁ゲート電極型電界効果トランジスタ |
-
1985
- 1985-10-08 JP JP60225256A patent/JPS6284546A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037156A (ja) * | 1983-08-08 | 1985-02-26 | Nec Corp | 出力保護回路 |
| JPS60158671A (ja) * | 1983-12-22 | 1985-08-20 | テキサス インスツルメンツ インコーポレイテツド | 絶縁ゲート電極型電界効果トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990802A (en) * | 1988-11-22 | 1991-02-05 | At&T Bell Laboratories | ESD protection for output buffers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336557A (ja) | 相補型ｍｉｓ集積回路 | |
| KR940001383A (ko) | 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPH0321114A (ja) | 半導体素子の駆動方法 | |
| KR950021506A (ko) | 반도체 장치 | |
| JPS6284546A (ja) | 出力保護回路 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPH0282570A (ja) | 半導体装置 | |
| JP3301278B2 (ja) | サージ保護回路 | |
| JPWO2021005439A5 (ja) | ||
| JPH04213869A (ja) | 集積回路の端子保護用回路装置 | |
| US6271705B1 (en) | Data output circuits having enhanced ESD resistance and related methods | |
| JPS6047469A (ja) | 半導体装置 | |
| JPS6395667A (ja) | 入力保護装置 | |
| JPS58169925A (ja) | ノ−ド電圧評価用の絶縁ゲ−ト電界効果トランジスタ集積回路 | |
| JPH02172271A (ja) | 半導体装置 | |
| JPS62122164A (ja) | 入力保護回路 | |
| JPS6081868A (ja) | 半導体装置 | |
| KR920001714A (ko) | 반도체 소자의 언더슈트(Undershoot) 저항회로 | |
| JPS62287659A (ja) | 半導体集積回路装置 | |
| JPS63221712A (ja) | 半導体集積回路装置 | |
| JPS6074467A (ja) | Ｍｏｓ型集積回路 | |
| JPS61263253A (ja) | 半導体保護装置 | |
| JPS63169120A (ja) | 集積回路の入出力バツフア回路 |