JPS6275323A - 分割測光方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は物体及び場所等の輝度を自動的に測光する測
光方法に関するものであり、特に、カメラの電子シャッ
タにおいて自動露出制御に用いられる測光方法に関する
ものである。

〔発明の背景〕

最近生産されるカメラの殆んどには電子シャッタが装備
されるようになっておシ、従って被写体や背景の輝度の
測定と露出量の決定とが全自動的に行われるようになっ
ている。電子シャッタはよく知られているように、被写
体や背景の輝度に応じた電気的出力を発生する測光素子
と、該測光素子の出力信号を処理し且つ記憶する信号処
理回路と、から構成されており、従来は信号処理回路の
すべてがアナログ回路で構成されているものが多かった
が、ＳＬＲカメラ（−眼レフ）の場合にはＴＴＬ測光方
式であって測光情報の長秒時記憶が必要であることから
、ＳＬＲカメラ用の電子シャッタでは測光素子の出力信
号を圧縮するだめの回路部分を除き演算処理と記憶とに
関する回路部分はディジタル化されている。しかし測光
信号の処理をディジタル回路で行うと演算を高精度で行
うことができるとともに°測光情報の記憶には好都合で
あるが、人工光源の照明下での測光においては該光源の
フリッカの影響が入らないようにしなければならない。

第４図は従来のＳＬＲカメラ用の電子シャッタにおける
測光回路の要部構成を示したものである。

同図において、ＳＰＡは撮影画面の中央部に配置された
測光素子、ＳＰＢは撮影画面の周辺部を測光するための
測光素子、ｏｐは該測光素子ＳＰＡ及びＳＰＢの出力信
号を増幅する演算増幅器、ＬＤは該測光素子の出力信号
を対数圧縮する対数圧縮素子、ＡＤｌは演算増幅器ＯＰ
の出力をディジタル信号に変換する二重積分型ＡＤ変換
器、ＣＫＴは演算回路、である。演算増幅器ｏｐの入力
端子には測光素子ＳＰＡ及びＳＰＢの各々に直列にＭＯ
ＳＦＥＴから取るアナログスイッチＦＧＡ及びＦＧＢが
接続されておシ、スポット測光時にはｆ−トφ□に印加
される制御信号によってＦＧＡのみがオンし、平均測光
時にはダートφ□及びφ、に印加される制御信号によ、
９　ＦＧＡとＦＧＢの両方がオンするようになっている
。また、測光素子ＳＰＡ及びＳＰＢの各々と並列にアナ
ログダートＥＧＡ及びＥＧＢが設けられておシ、このア
ナロググー　）　ＥＧＡ及びＫＧＢはそれと直列のアナ
ログスイッチＦＧＡ及びＦＧＢと相補的にオンオフされ
るようになっている。すなわち、ゲートφえに制御信号
が印加されてアナログスイッチＦＧＡがオンした時には
ｒ−）φ□にアナロググー）　ＥＧＡを非導通にさせる
制御信号が印加されてアナロググー）　ＥＧＡはオフと
なる。これらのアナロググー）　ＥＧＡ及びＥＧＢはア
ナログスイッチＦＧＡ及びＦＧＢがオフの時に測光素子
ＳＰＡ及びＳＰＢに発生する電圧を解放して測光素子を
短絡するだめのものである。ＡＤ変換器ＡＤＩは演算増
幅器ｏｐの出力信号をディジタル信号に変換させる機能
を有しているが、同時に、人工光源による照明下での測
光においては、該光源のフリッカの影響を完全に排除で
きる機能を有していることが必要である。

第５図は従来の測光回路に用いられている二重積分型の
ＡＤ変換器ＡＤＩにおけるＡＤ変換の原理を示した図で
ある。同図において■□及びＶＢは測光素子ＳＰＡ及び
ＳＰＢの出力信号を対数圧縮し且つ増幅した信号であシ
、ｖＡ′及びｖＢ′はＡＤ変換器ＡＤＩに内蔵された積
分コンデンサからの電荷放出による信号を示している。

また、Ｔ□は積分時間、Ｔ！及びＴ、は逆積分時間、で
あシ、積分時間Ｔ１は、螢光灯などの人工照明光源の７
リツカの一周期に相当する時間１０　ｍ５ｅｃ　（但し
、該光源の駆動電源が５０　Ｈｚもしくは６０Ｈｚの商
用交流電源であると仮定して）に設定されている。同図
において、時刻ｔ１で入力信号ＶＡＱＡＤ変換が開始さ
れると、時刻１゜までの時間Ｔ１の間、測光素子ＳＰＡ
の出力ｖＡが積分された後、時刻ｔ、から時刻ｔ、まで
の時間Ｔ。

の間は、該ＡＤ変換器ＡＤＩに内蔵された積分コンデン
サからの電荷放出が行われる。測光素子ＳＰＢの出力Ｖ
Ｂも同様に時間Ｔ１の間、積分された後、時刻ｔ！以後
は該積分コンデンサからの電荷放出による逆積分によっ
て電圧降下ｖＢ′が時刻ｔ３まで続く。入力アナログ信
号■□及びＶ、に対するディジタル信号出力は時間Ｔ２
及びＴ、の長さに等しいパルス列となって演算回路ＣＫ
Ｔに印加される。

前記の如き二重積分型のＡＤ変換器では、各測光素子の
出力をディジタル変換するのに最低１０ｍ５ｅｃの時間
が必要であるため、測光素子の数がｎ個であれば（１０
Ｘ　ｎ　）　ｍ５ｅｃの時間が必要となり、従って測光
に要する時間がかかシすぎるという欠点があった。その
ため、前記の如き測光方式の電子シャッタを内蔵したカ
メラでは、高速で動く物体の撮影をすることができなか
った。

〔発明の目的〕

この発明の目的は、多数の測光素子を内蔵する測光回路
においても該素子の出力信号を短時間でＡＤ変換するこ
とができ、その結果、従来の測光方式よシも短時間で多
数の測光信号の処理を行うことのできる測光方法を提供
することである。

〔発明の概要〕 本発明の方法では、光源のフリッカの周期を一演算周期
として各測光素子の出力を時系列的に繰返してＡＤ変換
するとともに、そのＡＤ変換値の一周期内の加算値又は
平均値を求め、前記加算値又は平均値を以て各測光素子
の出力とすることを特徴とするものである。本発明方法
によれば、人工光源のフリッカの影響を完全に除くとと
もに従来方法よシも高速で高精度の測光演算を行うこと
ができ、特に、多数の測光素子を内蔵する測光回路では
従来方法よシもはるかに高速で高精度の測光演算を行う
ことができる。

〔発明の実施例〕

第１図に本発明方法を冥施するための測光回路の第一実
施例を示す。なお、同図において第４図と同一符号で表
示された部分は従来の測光回路を構成している要素と同
じものを表わしている。

第１図に示した測光回路では、演算増幅器ＯＰの出力端
子に接続されたＡＤ変換器ＡＤ２が従来の二重積分型の
ＡＤ変換器ではなく、逐次比較型もしくは並列比較型の
ＡＤ変換器であシ、二重積分型ＡＤ変換器よりもはるか
に高速で（たとえば１０μＳで）ＡＤ変換を行うことが
できるものとなっている。

ＡＫＴは複数の測光素子からの出力の測光演算を行うだ
めの演算回路である。ＡＤ変換器ＡＤ２と演算回路ＡＫ
Ｔとの間には所定周期内における各測光素子ＳＰＡ及び
ＳＰＢの出力の平均値又は加算値を演算するだめの前段
演算器ＰＫＴが設けられている。この前段演算器ＰＫＴ
はＡＤ変換器ＡＤ２及び演算回路ＡＫＴと共通の半導体
基板上に形成することも可能である。該演算器ＰＫＴは
、演算用メモリＭＥＡ及びＭＥＢ、加算器ＡＤＤ　、各
測光素子毎に設けた演算値及び測光素子出力記憶用メモ
リＭＥＩ　〜ＭＥＮ　、前記各メモリにアドレス信号を
送るためのパスラインＢＬ、等から成っている。

第２図は第１図の回路とは別の回路構成例であり同図に
おいて第１図と同じ符号は第１図の回路と同じ構成部品
を表わしている。

第２図に示した実施例では、各測光素子ＳＰＡ　。

ＳＰＢ　、・・・毎に演算増幅器ＯＰＩ　、　ＯＦ２　
、・・・及び対数圧ｍ素子Ｌｏ１．　ＬＤ２　、・・・
並びにアナログスイッチＦＧＡ　、　ＦＧＢ　、・・・
が設けられるとともにアナロググーｙ　？　ＦＧＡ　、
　ＦＧＢ　、−＝が演算増幅器ｏＰヨ１．ｏＰ２・・・
の出力端子側に接続されている。従って、演算増幅器の
入力側での測光素子の切換えがないので、測光素子の出
力レベルが低くても（すなわち、被写体の輝度が低くて
も）応答特性がよいため、第１図の測光回路よりも高精
度の測光が可能となる。

次に第１図乃至第３図を参照して第１図及び第２図の測
光回路の作動について説明する。

第３図において、■、は商用周波数電源で駆動されてい
る光源の光度の一フリッカ周期（約１０ｍ５ｅｃ）にお
ける変化を表わしており、横軸は時間、縦軸は光度であ
る。このような光源で照明されている場所もしくは物体
の測光を第１図及び第２図の測光回路で行う場合につい
て以下に回路動作を説明する。

時刻ＴＡ■でアナログスイッチＦＧＡがオンすると、光
度ＳＡ■の光が測光素子ＳＰＡ　Ｋ入射してＳＰＡに出
力が生じ、（この時、第１図の回路ではアナロググー）
　ＥＧＡはオフとなる）、この出方は演算増幅器ｏｐ（
もしくはｏＰユ）で増幅されるとともに対数圧縮素子Ｌ
Ｄ（もしくはり、Ｄ、１　）で対数圧縮された信号とな
ってＡＤ変換器ＡＤ２に印加される。そして、ＡＤ変換
器ＡＤ２でディジタル信号に変換された信号は前段演算
器のメモリ部Ａを介してメモリ部１に記憶される。

次に時刻ＴＢ■ではアナログスイッチＦＧＢがオンし、
測光素子ＳＰＢには光度ＳＢ■の光度に対応した出力が
発生し、この出力は演算増幅器Ｏｐ（もしくはＯＦ２　
）で増幅されるとと衣に対数圧縮素子ＬＤ（もしくはＬ
Ｄ２）で対数圧縮された信号となってＡＤ変換器ＡＤ２
に印加され、ＡＤ変換器ＡＤ２でディジタル信号となっ
た後、メモリＭｌｉ：Ａを介してメモリＭ１２　Ｋ記憶
される。第２図の実施例においては以下同様に、各測光
素子ｓｐｃ　、　ＳＰＤ　（図示せず）・・・ＳＰＮが
それぞれ時刻ＴＣ■・・・ＴＮ■において光度ｓｃ■・
・・ＳＮ■に対応する出力を発生し、これらの出力信号
は前記と同様に順次、ＡＤ変換された後、メモリＭＥＡ
を介して各測光素子に対応するメモリＭＫ３（図示せず
）・・・ＭＥＮに記憶される。

このようＫして各測光素子の出力の第１回目のサンプリ
ングが終了した後、時刻ＴＡ■から第２回目のサンプリ
ングが開始される。すなわち、時刻ＴＡ■でアナログス
イッチＦＧＡがオンになると、その時の光度ＳＡ■に対
応する測光素子ＳＰＡの出力が前記と同様に演算゛増幅
器ｏｐ（もしくは０Ｐ１）を介してＡＤ変換器ＡＤ２に
印加され、ＡＤ変換器ＡＤ２においてディジタル信号に
変換された後、メモリＭＥＡに記憶される。これと同時
にメモリ部１に格納されていた前回サンプリング時の出
力データがパスラインＢＬを介してメモリＭＥＢに呼び
出された後、メモリＭＥＡの今回サンプリングデータと
メモリＭＥＢの前回サンプリングデータとが加算器ＡＤ
Ｄにおいて加算される。そして、合算されたデータはパ
スラインＢＬを介してメモリＭＦＸＩに格納される。

続いて時刻ＴＢ■でサンプリングされた測光素子ＳＰＨ
の出力（光度ＳＢ■に対応）はＡＤ変換された後、メモ
リＭＥ２に格納されていた前回サンプリングデータと合
算され、その合算データは再びメモリ避２に格納される
。以下同様Ｋ、時刻ＴＮ■でサンプリングされた測光素
子ＳＰＮの出力（光度ＳＮ■）もＡＤ変換された後、メ
モＩＪ　ＭＥＮに格納されてい鳩回サンプリングデータ
と合算されてメモリＭＥＮに格納される。

以上のようにして、光源のフリッカの一周期の間に所定
の回数のサンプリング（本実施例では第３図において明
らかなように、１０回のサンプリングを行りているが、
サンプリング回数は測光の必要精度に応じて決定すれば
よい）を行うと、各メモリＭＥ１〜部Ｎには所定回数の
サンプリングデータの総和が記憶されることになる。こ
れらのサンプリングデータ（すなわち測光データ）は光
源のフリッカの一周期内の時間でサンプリングされたも
のであるからフリッカの影響の入らない測光値となる。

このようにして光源の７リツカの一周期内でサンプリン
グされた測光データはメモ！ＪＭＥＩ〜ＭＥＮから取出
されて次の演算回路ＡＫＴに送られ、該演算回路ＡＫＴ
において所要の測光演算に使用される。

本発明方法の場合、測光演算に用いられる測光データは
、前記のように光源のフリッカの一周期内で数回に渡っ
てサンプリングされた測光データの累積値であるが、累
積値ではなく平均値（加重平均、単純平均等のどのよう
な平均でもよい）を測光演算に用いてもよい。前記の如
き測光データはフリッカの一周期内のデータであるから
フリッカの影響を含まず、従って本発明方法によればフ
リッカの影響を完全に排除した測光演算を行うことがで
きる。また、本発明方法では、測光素子の出力をＡＤ変
換する際に従来方法の如き二重積分型ＡＤ変換を行わず
に逐次比較型もしくは並列比較型のＡＤ変換を行うため
、従来方法よシもはるかに高速でＡＤ変換することがで
き、その結果、本発明方法では従来方法よシも高速且つ
短時間で測光を行うことができる。特に、測光回路に組
込まれている測光素子の数が多ければ多い程、本発明の
方法では従来方法にくらべて高速で且つ正確な測光を行
うことができる。

〔発明の効果〕

以上に説明したように、本発明の方法によれば。

多数の測光素子より光源の７リツカの影響のない測光デ
ータを従来方法よυも短時間且つ高速に得ることができ
るため、本発明方法を適用した電子シャッタをカメラに
装備することによシ、種々の照明条件下で各種の被写体
に対して、高精度の露出制御が可能となる。

【図面の簡単な説明】

第１図は本発明方法を実施するための測光回路の一例を
示した図、第２図は本発明方法を実施するための測光回
路の他の一例を示した図、第３図は本発明方法を説明す
るための図、第４図は従来の測光方法を実施するための
従来の測光回路の概略図、第５図は従来の測光方法にお
けるＡＤ変換の原理を示した図、である。

Claims (1)

【特許請求の範囲】
1. 複数の測光素子の出力を時系列的にＡＤ変換することに
   よって測光演算を行う測光方法において、照明用ＡＣ光
   源のフリッカの周期を一演算同期として前記測光素子の
   出力を時系列的に繰返してＡＤ変換するとともにそのＡ
   Ｄ変換値の一周期内の加算値又は平均値を以て各測光素
   子の出力を演算することを特徴とする分割測光方法。