JPS6269599A - Placed article inspecting device - Google Patents
Placed article inspecting deviceInfo
- Publication number
- JPS6269599A JPS6269599A JP60209546A JP20954685A JPS6269599A JP S6269599 A JPS6269599 A JP S6269599A JP 60209546 A JP60209546 A JP 60209546A JP 20954685 A JP20954685 A JP 20954685A JP S6269599 A JPS6269599 A JP S6269599A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- pattern
- loaded object
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000003909 pattern recognition Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- 108010043121 Green Fluorescent Proteins Proteins 0.000 description 1
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、例えばプリント基板等の基体に搭載される
、例えば電子部品等の搭載物の配置状態を検査する装置
に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to an apparatus for inspecting the arrangement of objects, such as electronic components, mounted on a substrate such as a printed circuit board.
(ロ)従来の技術
一般に、プリント基板に抵抗器や半導体素子等 ”
の各種チップをマウントする工程は、自動化されている
。しかし、現時点の自動マウントの精度から見て、基板
」二の正当な位置に正当なチップが正しい姿勢(位置・
方向)でマウントされているかどうか、また脱落がない
かどうかを検査する必要がある。この検査は、自動化が
困龍なため、目視で行われているのが現状である。(b) Conventional technology In general, resistors, semiconductor elements, etc. are mounted on printed circuit boards.
The process of mounting various types of chips is automated. However, considering the accuracy of the current automatic mounting, the correct chip is placed in the correct position on the board in the correct posture (position/position).
It is necessary to check whether it is mounted (direction) and whether it has fallen off. Currently, this inspection is performed visually, as it is difficult to automate it.
プリント基板の組」−かり晶の目視検査の機械化は、例
えばパターン認識装置を用いて行う方法が検討されてい
るが、未だ実用に耐える自動検査装置は存在していない
。A method of mechanizing the visual inspection of a printed circuit board assembly using a pattern recognition device, for example, is being considered, but no practical automatic inspection device exists yet.
(ハ)発明が解決しようとする問題点
従来のパターン認識装置を用いても、実用的な自動検査
装置を実現できない原因は、主として、■従来のパター
ン認識装置は、1画素当たりの光量レベル(ダレイレベ
ル:4度)の記憶容晴カ月ビットしか用意されていない
ものが多い。(c) Problems to be Solved by the Invention The main reasons why it is not possible to realize a practical automatic inspection device even when using a conventional pattern recognition device are as follows. Many of them have only a memory level of 4 degrees) and a clear month bit.
■プリント基板に搭載される部品とその背景となる基板
の画像」−での領域識別の条件づけがなされていない。■Image of components mounted on a printed circuit board and the background of the circuit board - is not conditioned for area identification.
ことである。That's true.
従来の文字認識等は、白紙上に描かれた黒色の図形・文
字等を情報処理するため、1ビツトのン農度で二値化す
れば、はとんどそのまま図形領域の抽出が可能である。Conventional character recognition processes information on black figures, characters, etc. drawn on a blank sheet of paper, so if it is binarized with a 1-bit level, it is possible to extract the figure area as is. be.
しかしながら、チップ部品が搭載された基板は、種々の
色彩のチップ部品や基板面が渾然としたものであり、そ
の画像は、はとんどが中間のグレイレベルを持っている
ため、チップ領域は基板領域(チップが搭載された領域
外の領域)を直ちに二側することが不可能であった。However, the board on which chip components are mounted is a mixture of chip components and the board surface of various colors, and the image mostly has an intermediate gray level, so the chip area is It was impossible to immediately separate the substrate area (the area outside the area where the chip is mounted).
そのため、チップ部品の本来あるべき箇所にチップが存
在するか否かを示す信号が検出器(TVカメラ等)より
得られないので、その後の情報処理過程で、いかなるプ
ログラム演算を加えても、チップ部品の領域を特定化す
ることができず、実用的な検査を行うことができなかっ
た。Therefore, since a detector (TV camera, etc.) cannot obtain a signal indicating whether or not a chip is present in the intended location of the chip component, no matter what program operations are applied in the subsequent information processing process, the chip It was not possible to specify the area of the part, and practical inspection could not be performed.
また、パターン認識装置の光源として安価に実現するた
めに、交流点灯を採用すると、さらにその光星の変化が
測定精度に悪影響を及ぼすという問題があった。Furthermore, when AC lighting is adopted in order to inexpensively realize a light source for a pattern recognition device, there is a further problem in that changes in the light star adversely affect measurement accuracy.
この発明は、上記に鑑み、チップ部品等の搭載物領域を
、その他の領域から正確に識別でき、搭載物の検出を精
度良くなし得る、しかも安価に実現し得る検査装置を提
1」(することを目的としている。In view of the above, the present invention proposes an inspection device that can accurately identify the area of a loaded object such as a chip component from other areas, can detect the loaded object with high accuracy, and can be realized at a low cost. The purpose is to
(ニ)問題点を解決するための手段及び作用この発明の
搭載物検査装置は、l/シストを塗布すべき領域に、螢
光蓄光物質を含有したレジストを塗布した基体と、この
基体を支持する基体支持手段と、螢光選択性を持つフィ
ルタと、このフィルタを通して前記搭載物を含む基体面
を走査する二次元撮像手段と、得られた画像信号を二値
化する二値化手段と、基準となる搭載物の標準パターン
を予め記憶する標準パターン記4a手段と、前記二値化
信号と4!準パターンとを比較して、搭載物の配置状態
の正否を判定する比較手段とから構成されている。(d) Means and operation for solving the problems The loaded object inspection apparatus of the present invention includes a base coated with a resist containing a fluorescent material in the area where l/cyst is to be coated, and a support for this base. a filter having fluorescence selectivity, a two-dimensional imaging means for scanning the substrate surface including the loaded object through the filter, and a binarization means for binarizing the obtained image signal; Standard pattern recording means 4a for storing in advance a standard pattern of the loaded object as a reference, the binarized signal, and 4! Comparison means compares the pattern with a quasi-pattern to determine whether the placement state of the loaded object is correct or incorrect.
(ホ)実施例
以下、実施例により、この発明をさらに詳細に説明する
。(E) Examples The present invention will be explained in more detail with reference to Examples below.
第1図は、この発明が実施されるプリント基板自動検査
装置の構成を示す図である。同図において、プリント基
板1がチャック機構2で保持され、X−Yテーブル3」
−に移動可能に載置されている。FIG. 1 is a diagram showing the configuration of an automatic printed circuit board inspection apparatus in which the present invention is implemented. In the figure, a printed circuit board 1 is held by a chuck mechanism 2, and an X-Y table 3.
− is movably placed on the
X−Yテーブル3上方には、リング照明装置4を介して
、プリント基板1上を走査するためのカラーテレビカメ
ラ5が設けられている。カラーテレビカメラ5で撮像さ
れた画像はR(赤)、G(緑)、B(青)の三色に分解
され、ビデオ信号処理部6、A/D変換器7を経て、画
像メモリ8に記憶されるようになっている。画像処理部
9は、二値化処理、うイントウ処理等の為に特別に設け
られた専用回路である。標準パターンメモリ10には、
プリント基板l上に各チップ部品が配置された場合の標
準パターンが記憶されている。A color television camera 5 is provided above the XY table 3 to scan the printed circuit board 1 via a ring illumination device 4. The image captured by the color television camera 5 is separated into three colors: R (red), G (green), and B (blue), and is stored in the image memory 8 via the video signal processing section 6 and A/D converter 7. It is meant to be remembered. The image processing section 9 is a dedicated circuit specially provided for binarization processing, invert processing, and the like. The standard pattern memory 10 includes
A standard pattern when each chip component is arranged on the printed circuit board l is stored.
また、機構照明コントローラ11は、リング照明装置4
、チャック機構2、X−Yテーブル3を制御するために
設けられている。これらシステム装置全体は、CPU1
2によって制御される。The mechanical lighting controller 11 also includes a ring lighting device 4.
, the chuck mechanism 2, and the X-Y table 3. These system devices as a whole are CPU1
2.
次に、−1−記プリント基板自動検査装胃を用いてプリ
ント基板を走査する場合の動作を、第2図に示すフロー
チャートを参照して説明する。Next, the operation when scanning a printed circuit board using the printed circuit board automatic inspection device described in -1- will be explained with reference to the flowchart shown in FIG.
先ず、基準用のプリント基板をX−Yテーブル3上にセ
ットする(ステップ5TI)。ここで基準用のプリント
基板とは、第3図fatに示すように、プリント基板3
1のランド32a、32b、33a、33b、34a、
34b−1−に、まだチップ部品が搭載されていないも
のである。なお35は配線パターンである。プリント基
板31はランド32a、32b、33a、33b、34
a、34b及び配線パターン35以久の領域36に、螢
光蓄光物質(無機螢光体:例−硫化亜鉛)を含有したレ
ジストが塗布されている。また、ランド32a、32b
、33a、33b、34a、34b及び配線パターン3
5は、銀白色をしている。First, a reference printed circuit board is set on the X-Y table 3 (step 5TI). Here, the reference printed circuit board is a printed circuit board 3 as shown in FIG.
1 lands 32a, 32b, 33a, 33b, 34a,
34b-1- has not yet been mounted with a chip component. Note that 35 is a wiring pattern. The printed circuit board 31 has lands 32a, 32b, 33a, 33b, 34
A, 34b and a region 36 after the wiring pattern 35 are coated with a resist containing a fluorescent substance (inorganic fluorescent substance: for example, zinc sulfide). In addition, lands 32a and 32b
, 33a, 33b, 34a, 34b and wiring pattern 3
5 has a silvery white color.
この基準用のプリント基板31を全面に亘って走査し、
そしてそのR信号の画像パターンPsを画像メモリ8に
記憶する(ステップ5T2)。今、第3図(alの線A
J−を走査しているものとすると、画像信号レベルは、
第3図(b)に示すように変化する。ここでは、螢光蓄
光物質の塗布されていない部分である配線パターン35
に相当する銀白色部分がハイレベルとなり、他の領域は
、緑色の螢光蓄光物質が塗布されているので、赤波長に
相当する輝線スペクトルを持たず、ローレベルとなる。This reference printed circuit board 31 is scanned over the entire surface,
Then, the image pattern Ps of the R signal is stored in the image memory 8 (step 5T2). Now, in Figure 3 (line A of al.
Assuming that J- is being scanned, the image signal level is
It changes as shown in FIG. 3(b). Here, the wiring pattern 35, which is the part where the fluorescent material is not applied, is shown.
The silvery white part corresponding to the red wavelength has a high level, and the other areas have a low level because they do not have a bright line spectrum corresponding to the red wavelength because they are coated with a green fluorescent material.
基準用のプリント基板3IのパターンPsの読込みが終
了すると、続いて基準用の基板31に代えた、チップ部
品搭載後のプリント基板31゛をX−Yテーブル3上に
セットする(ステップ5T3)。検査用のプリント基板
31″には、ランド32a、32b、33a、33b、
34a、34b上に、チップ部品41.42.43が搭
載されている。チップ41が茶色、チップ42が白色、
チップ43が黒色であるとする。この検査用のプリント
基板31°も全部に亘り走査され、そして、その画像の
R信号の対象パターンPcが読込まれ、ラッチされる(
ステップ5T4)。今、第4図(alの線A上を走査し
ているものとすると、画像信号レベルは、第4図fhl
に示すように変化する。、乙こでも、やはり白色系であ
る配線パターン35に相当する部分、チップ部品41.
42.43に相当する部分は、各レベルは相違するが、
プリント基板31”の緑色の部分よりハイレベルとなり
、他の領域、つまり緑色部分はやはり赤波長に相当する
輝線スペクトルを持たないので、ローレベルとなる。When the reading of the pattern Ps of the reference printed circuit board 3I is completed, the printed circuit board 31' with chip components mounted thereon, which has replaced the reference printed circuit board 31, is subsequently set on the XY table 3 (step 5T3). The printed circuit board 31'' for inspection includes lands 32a, 32b, 33a, 33b,
Chip components 41, 42, and 43 are mounted on 34a and 34b. Chip 41 is brown, chip 42 is white,
Assume that the chip 43 is black. The entire 31° of this printed circuit board for inspection is also scanned, and the target pattern Pc of the R signal of the image is read and latched (
Step 5T4). Now, assuming that the line A in FIG. 4 (al) is being scanned, the image signal level is as shown in FIG.
Changes as shown in . , the part corresponding to the wiring pattern 35, which is also white, and the chip component 41.
The parts corresponding to 42.43 are different at each level, but
The level is higher than that of the green part of the printed circuit board 31'', and the other area, that is, the green part, has a low level because it does not have a bright line spectrum corresponding to the red wavelength.
続いて、対象パターンPcから基準パターンPsの差値
を演算して、この差値を部品パターンPOとして記憶す
る(ステップ5T5)。この差値演算により、基準パタ
ーンPsと対象パターンPcに含まれる同しベル成分は
相殺されるので、配線パターン部分、表出ランド部分、
プリント基板の大部分はレベル成分として除去され、部
品パターンPOの画像は、第5図(81に示すものとな
る。同図において、51.52.53はそれぞれチップ
部品41.42.43の画像である。今、第5図(a)
の線A−hを走査しているものとすると、画像信号レベ
ルは、第5図(blに示すように変化する。この波形に
よると、チップ部品の存在する部分のみが相対的に大き
くハイレベルとなるので、各ウィンドウのレベルヒスト
グラムを取り、所定のしきい値を設定して、部品パター
ンPoを二値化する(ステップ5T6)。Subsequently, a difference value between the target pattern Pc and the reference pattern Ps is calculated, and this difference value is stored as the component pattern PO (step 5T5). By this difference value calculation, the same bell components included in the reference pattern Ps and the target pattern Pc are canceled out, so that the wiring pattern portion, the exposed land portion,
Most of the printed circuit board is removed as a level component, and the image of the component pattern PO becomes the one shown in FIG. Now, Figure 5(a)
Assuming that the line A-h is being scanned, the image signal level changes as shown in FIG. Therefore, the level histogram of each window is taken, a predetermined threshold value is set, and the component pattern Po is binarized (step 5T6).
次に、この二値化パターンPOと予め標準パターンメモ
リ10に記憶されている標準パカーン、つまり各部品が
正常な位置に配置されている時の二値化データパターン
とを、各部品パターン毎に比較する。そして、各部品の
パターン毎にずれの生じているビット数を算出する(ス
テップ5T7)。Next, this binary pattern PO and the standard pattern previously stored in the standard pattern memory 10, that is, the binary data pattern when each component is placed in the normal position, are used for each component pattern. compare. Then, the number of bits in which a shift occurs is calculated for each component pattern (step 5T7).
仮に、求めた検査基板のその部品の二値化パターンpo
と標準パターンの各ビットが全て一致している場合は、
両者は全くずれなしということになり、その部品は正常
に配置・装着されていることになる。If the obtained binary pattern po of the component of the inspection board is
If all bits of the standard pattern match,
This means that there is no misalignment between the two, which means that the parts are placed and installed correctly.
成る部品パターンと標準パターンにビットずれがあり、
そのビットずれ総数が基準値を越えている場合は(ステ
ップ5T8) 、その部品は限度を越えて載置されてい
ることになる。そのため、この場合は、プリント基板に
つき載置不良処理を行う (ステップ5T9)。There is a bit misalignment between the component pattern and the standard pattern.
If the total number of bit deviations exceeds the reference value (step 5T8), it means that the part is placed beyond the limit. Therefore, in this case, processing for placement failure is performed for the printed circuit board (step 5T9).
ステップST8で、ビットずれ総数が基準値以下の場合
には、ビットずれのチェックが、そのプリント基板の全
部について行われたか否か判定しくステップ5TIO)
、全部品についてビットずれチェックを終了するまで、
ステップST7、ST8、ST9の処理を繰返す。全て
の部品についてビットずれチェックを行い、なおいずれ
の部品もビットずれ総数が基準値以下の場合は、搭載良
好である旨の処理を行う(ステップ5T11>。In step ST8, if the total number of bit deviations is less than the reference value, it is determined whether or not the bit deviation has been checked for all of the printed circuit boards (step 5TIO).
, until the bit misalignment check is completed for all parts.
The processing of steps ST7, ST8, and ST9 is repeated. Bit deviations are checked for all parts, and if the total number of bit deviations for any part is less than or equal to the reference value, processing is performed to indicate that the mounting is satisfactory (step 5T11>).
−個の検査基板についての検査が終了すると、ステップ
ST3に戻り、次の検査基板の検査に移る。- When the inspection of the test boards is completed, the process returns to step ST3 and moves to the test of the next test board.
この実施例では、光源が、第6図ta+に示すように交
流パルス点灯される場合、螢光は、第6図fblのよう
に蓄光機能により平滑化される。そのため、光量も交流
点灯のゆえに大きく変動することはない。In this embodiment, when the light source is turned on with alternating current pulses as shown in FIG. 6 ta+, the fluorescence is smoothed by the phosphorescence function as shown in FIG. 6 fbl. Therefore, the amount of light does not vary greatly due to AC lighting.
なお、−に記実施例において、プリント基板の載置良否
判定をなすのに、ビットずれ総数を用いているが、他の
方法を用いて良否を判定してもよい。In the embodiment described in (-) above, the total number of bit deviations is used to determine whether the printed circuit board is placed properly, but other methods may be used to determine the quality.
また、上記実施例では、プリント基板の二次元走査信号
を得るのにカラーテレビカメラを用い、そのR信号を用
いたが、他のB信号等を用いてもよいし、あるいは螢光
選択性を持つフィルタを備えた白黒カメラ等、他の二次
元撮像装置を用いてもよい。Further, in the above embodiment, a color television camera was used to obtain a two-dimensional scanning signal of the printed circuit board, and its R signal was used, but other B signals etc. may be used, or fluorescence selectivity may be used. Other two-dimensional imaging devices may be used, such as a black and white camera with a filter.
また、上記実施例では、搭載物を載置する前のプリント
基板の基準パターンと、搭載物を載置した後のプリント
基板のパターン、つまり対象パターンの差を取り、これ
を部品パターンとして二値化信号を得るようにしている
が、対象パターンのみを読俄り、それを二値化してもよ
い。螢光蓄光物質を塗布しているので、差演算を行わな
くても、十分に部品のみの二値化パターンを得ることが
できる。In addition, in the above embodiment, the difference between the reference pattern of the printed circuit board before the object is placed on it and the pattern of the printed circuit board after the object is placed, that is, the target pattern, is taken, and this is used as a binary component pattern. Although we are trying to obtain a converted signal, it is also possible to read only the target pattern and then binarize it. Since a fluorescent material is applied, a binarized pattern of only the parts can be sufficiently obtained without performing a difference calculation.
(へ)発明の効果
この発明によれば、基体の部品等が配置される領域等の
所定領域夕(に、螢光蓄光物質を含有したレジストを塗
布しているので、−次元走査して画像信号を得る場合、
部品領域とそれ以外の領域のレベル差が四面゛に取れる
ので、精度の良い検査を行うことができる。(f) Effects of the Invention According to the present invention, since a resist containing a fluorescent material is applied to a predetermined area such as an area where parts of a base body are placed, an image can be imaged by scanning in a -dimensional manner. If you get a signal,
Since the level difference between the component area and other areas can be detected on all sides, highly accurate inspection can be performed.
また、螢光蓄光物質を含むレジストを塗布しているので
、光源を交流点灯することも可能であり、特別の直流電
源を要しないから、装置を安価に実現できる。Further, since a resist containing a fluorescent material is applied, the light source can be operated with AC lighting, and a special DC power source is not required, so the device can be realized at low cost.
第1図は、この発明が実施されるプリン)J5板自勅検
査装置の構成を示す図、第2図番;1、同自動検査装置
を用いてプリンl−基板の搭載物検査を行う場合を説明
するためのフ11−チャート、第3図+alは、同装置
にセントする部品括載前のプリント基板の一例を示す平
面図、第3図(+1)は、同プリント基板を線Aで走査
した時の画像波形、第4図(a)は、同装置にセソI・
する部品搭載後のプリント基板の一例を示す平面図、第
4図(hl tri、同プリント基板を綿Aで走査した
時の画像波形、第5図fat L;l、第4図fblの
波形から第3図(b)の波形を滅じた波形に対応するプ
リント基板の画像例、第5図fb)は、同減じられた画
像波形、第6図(al、(blは、蓄光作用による発光
状態を説明するための波形図である。
■・31・31′ニブリント基板、2:チャソク機構、
3:X−Yテーブル、 5:カラーテレビカメラ、8
:画像メモリ、 9:画像処理部、10:標準
パターンメモリ、12:CPU。
41・42・43:チソプ部品。
特許出願人 立石電機株式会社代理人
弁理士 中 村 茂 信第5図
手続ネ璽11■工摺二 (自発)
昭和61年 5月 6日Figure 1 is a diagram showing the configuration of an automatic inspection device for printed circuit board J5 in which the present invention is implemented; Figure 2: 1. When inspecting a loaded object of printed circuit board using the automatic inspection device Figure 3 +al is a plan view showing an example of a printed circuit board before parts are loaded onto the device, and Figure 3 (+1) is a diagram showing the same printed circuit board along line A. The image waveform during scanning, Figure 4 (a), shows the image waveform when the device was scanned.
A plan view showing an example of a printed circuit board after mounting components, Figure 4 (hl tri, image waveform when the same printed circuit board is scanned with cotton A, Figure 5 fat L;l, waveform from Figure 4 fbl) An image example of a printed circuit board corresponding to the waveform with the waveform in FIG. 3(b) deleted, FIG. 5 fb) is the same subtracted image waveform, FIG. It is a waveform diagram for explaining the state. ■・31・31′ Niblint board, 2: Chasok mechanism,
3: X-Y table, 5: Color television camera, 8
: image memory, 9: image processing unit, 10: standard pattern memory, 12: CPU. 41, 42, 43: Chisub parts. Patent applicant Tateishi Electric Co., Ltd. Agent
Patent Attorney Shigeru Nakamura Figure 5 Procedures Seal 11 ■Kozuri 2 (Voluntary) May 6, 1986
Claims (1)
を検査する搭載物検査装置であって、レジストを塗布す
べき領域に、螢光蓄光物質を含有したレジストを塗布し
た基体と、この基体を支持する基体支持手段と、螢光選
択性を持つフィルタと、このフィルタを通して前記搭載
物を含む基体面を走査する二次元撮像手段と、得られた
画像信号を二値化する二値化手段と、比較する搭載物の
標準パターンを予め記憶する標準パターン記憶手段と、
前記二値化信号と標準パターンとを比較して、搭載物の
配置状態の正否を判定する比較手段とからなる搭載物検
査装置。(1) A loaded object inspection device that inspects the placement state of loaded objects placed in a predetermined area of a base, the base having a resist containing a fluorescent substance applied to the area where the resist is to be applied; a substrate support means for supporting the substrate; a filter having fluorescence selectivity; a two-dimensional imaging means for scanning the surface of the substrate including the loaded object through the filter; and a binary image signal for binarizing the obtained image signal. standard pattern storage means for storing in advance a standard pattern of the loaded object to be compared;
A loaded object inspection device comprising comparison means for comparing the binarized signal with a standard pattern to determine whether the placement state of the loaded object is correct or incorrect.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60209546A JPS6269599A (en) | 1985-09-21 | 1985-09-21 | Placed article inspecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60209546A JPS6269599A (en) | 1985-09-21 | 1985-09-21 | Placed article inspecting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6269599A true JPS6269599A (en) | 1987-03-30 |
Family
ID=16574599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60209546A Pending JPS6269599A (en) | 1985-09-21 | 1985-09-21 | Placed article inspecting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6269599A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005265493A (en) * | 2004-03-17 | 2005-09-29 | Shigeki Kobayashi | Inspection device |
JP2013135193A (en) * | 2011-12-27 | 2013-07-08 | Goo Chemical Co Ltd | Printed wiring board |
JP2013135192A (en) * | 2011-12-27 | 2013-07-08 | Goo Chemical Co Ltd | Resin composition for solder resist and resin composition for marking ink |
JP2015001497A (en) * | 2013-06-18 | 2015-01-05 | 富士機械製造株式会社 | Circuit board inspection method and circuit board inspection device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5671996A (en) * | 1979-11-19 | 1981-06-15 | Sanyo Electric Co | Method of detecting chip part |
JPS5634400B2 (en) * | 1979-06-01 | 1981-08-10 | ||
JPS59208406A (en) * | 1983-05-13 | 1984-11-26 | Hitachi Denshi Ltd | pattern recognition device |
-
1985
- 1985-09-21 JP JP60209546A patent/JPS6269599A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5634400B2 (en) * | 1979-06-01 | 1981-08-10 | ||
JPS5671996A (en) * | 1979-11-19 | 1981-06-15 | Sanyo Electric Co | Method of detecting chip part |
JPS59208406A (en) * | 1983-05-13 | 1984-11-26 | Hitachi Denshi Ltd | pattern recognition device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005265493A (en) * | 2004-03-17 | 2005-09-29 | Shigeki Kobayashi | Inspection device |
JP2013135193A (en) * | 2011-12-27 | 2013-07-08 | Goo Chemical Co Ltd | Printed wiring board |
JP2013135192A (en) * | 2011-12-27 | 2013-07-08 | Goo Chemical Co Ltd | Resin composition for solder resist and resin composition for marking ink |
JP2015001497A (en) * | 2013-06-18 | 2015-01-05 | 富士機械製造株式会社 | Circuit board inspection method and circuit board inspection device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6198529B1 (en) | Automated inspection system for metallic surfaces | |
US4941256A (en) | Automatic visual measurement of surface mount device placement | |
JPS6269599A (en) | Placed article inspecting device | |
JPH1114324A (en) | Pattern defect inspection method and apparatus | |
JPS6269600A (en) | Method and apparatus for inspecting placed article | |
JPS62298750A (en) | Inspecting device for printed circuit board | |
JPS6269598A (en) | Method and apparatus for inspecting placed article | |
JPS6269597A (en) | Placed article inspecting device | |
JPS6168676A (en) | Printed board component mounting inspection method | |
JP2000028334A (en) | Pattern defect inspection method and apparatus | |
JPS63148152A (en) | Substrate inspection device | |
JPS62239039A (en) | Inspecting device for printed circuit board | |
KR100292343B1 (en) | Inspection method of cream solder position appearance on the board | |
JPH0399250A (en) | Mounting state recognizing apparatus | |
JP2839411B2 (en) | Inspection device for defective IC | |
JPH0760459B2 (en) | Corner detector | |
JPS63113681A (en) | Inspection device for mounted substrate | |
JPH06350299A (en) | Inspection equipment for inserted parts | |
JPS63113682A (en) | Inspecting device for mounted substrate | |
JP3052734B2 (en) | Inspection method for missing parts of electronic parts | |
JPS63148151A (en) | Substrate inspection device | |
JPH0333983A (en) | Object position detecting method | |
JPS61243304A (en) | Visual inspection method for mounted boards | |
KR20000067636A (en) | Vision apparatus | |
JPS63113680A (en) | Inspection method for substrate |