JPS6259465B2 - - Google Patents
Info
- Publication number
- JPS6259465B2 JPS6259465B2 JP15239776A JP15239776A JPS6259465B2 JP S6259465 B2 JPS6259465 B2 JP S6259465B2 JP 15239776 A JP15239776 A JP 15239776A JP 15239776 A JP15239776 A JP 15239776A JP S6259465 B2 JPS6259465 B2 JP S6259465B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- collector
- forming
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- 238000009826 distribution Methods 0.000 description 16
- 239000012535 impurity Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明はバイポーラ型半導体装置の製造方法に
関し、特に三重拡散型半導体装置製造方法に関す
る。
関し、特に三重拡散型半導体装置製造方法に関す
る。
半導体基板上にエピタキシヤル層を設け、この
エピタキシヤル層中に半導体装置を作る方法にお
いては、かかるエピタキシヤル層の形成が工程お
よびコスト的に大きなウエイトを占めていた。こ
のためこのようなエピタキシヤル層を設けること
なく半導体基板に直接所要領域を形成する、すな
わち例えばＰ型基板に拡散等によりｎ型コレクタ
領域を形成し、この領域内にＰ型ベース領域を形
成し、さらにベース領域内にｎ型エミツタ領域を
形成するいわゆる三重拡散型半導体装置が提案さ
れている。しかしながら従来の三重拡散型半導体
装置の製造方法においては、コレクタ領域形成の
際、該領域の全体にわたつて深さ方向の不純物濃
度の分布は同一の分布を示しているため、コレク
タ直列抵抗（ｒsc）を下げるために濃度を高める
と所望の素子特性が得られず、逆に所望の素子特
性を得ようとするとある程度低い濃度が要求さ
れ、従つてｒscが高くなるという相反する欠点が
あつた。このためにコレクタ濃度をある程度低く
したまま接合を極端に深くするという解決方向も
考えられるが、横方向の拡がりのため各素子の面
積が非常に大きくなり集積度の点で問題となる。
エピタキシヤル層中に半導体装置を作る方法にお
いては、かかるエピタキシヤル層の形成が工程お
よびコスト的に大きなウエイトを占めていた。こ
のためこのようなエピタキシヤル層を設けること
なく半導体基板に直接所要領域を形成する、すな
わち例えばＰ型基板に拡散等によりｎ型コレクタ
領域を形成し、この領域内にＰ型ベース領域を形
成し、さらにベース領域内にｎ型エミツタ領域を
形成するいわゆる三重拡散型半導体装置が提案さ
れている。しかしながら従来の三重拡散型半導体
装置の製造方法においては、コレクタ領域形成の
際、該領域の全体にわたつて深さ方向の不純物濃
度の分布は同一の分布を示しているため、コレク
タ直列抵抗（ｒsc）を下げるために濃度を高める
と所望の素子特性が得られず、逆に所望の素子特
性を得ようとするとある程度低い濃度が要求さ
れ、従つてｒscが高くなるという相反する欠点が
あつた。このためにコレクタ濃度をある程度低く
したまま接合を極端に深くするという解決方向も
考えられるが、横方向の拡がりのため各素子の面
積が非常に大きくなり集積度の点で問題となる。
本発明の目的は上述した従来の構造の欠点を除
去した三重拡散型半導体装置の製造方法を提供す
ることにある。
去した三重拡散型半導体装置の製造方法を提供す
ることにある。
本発明の製造方法においては半導体基板主面に
選択的に設けられる島状コレクタ領域を形成する
時、このコレクタ内にさらに続いて形成されるベ
ース領域の部分のみを比較的低濃度にし、それ以
外の部分を比較的高濃度にし、かつベース領域は
セルフアラインにてその接合を酸化膜に終端させ
る事を特徴とする。
選択的に設けられる島状コレクタ領域を形成する
時、このコレクタ内にさらに続いて形成されるベ
ース領域の部分のみを比較的低濃度にし、それ以
外の部分を比較的高濃度にし、かつベース領域は
セルフアラインにてその接合を酸化膜に終端させ
る事を特徴とする。
あるいは本発明の製造方法による半導体装置
は、第一の導電型の半導体基板の主面上に選択的
に設けられた第二の導電型の島状領域をもつ半導
体装置において、該島状領域内の第二の導電型を
もつ不純物の分布が該島状領域内にさらに続いて
第一の導電型の領域を選択的に設けるべき部分の
方が、それ以外の領域より低濃度かつ浅い接合を
もち、前記第一の導電型領域がセルフアラインで
形成され、その接合が半導体基板表面より深い位
置にある酸化膜に終端をもつ事を特徴とする。
は、第一の導電型の半導体基板の主面上に選択的
に設けられた第二の導電型の島状領域をもつ半導
体装置において、該島状領域内の第二の導電型を
もつ不純物の分布が該島状領域内にさらに続いて
第一の導電型の領域を選択的に設けるべき部分の
方が、それ以外の領域より低濃度かつ浅い接合を
もち、前記第一の導電型領域がセルフアラインで
形成され、その接合が半導体基板表面より深い位
置にある酸化膜に終端をもつ事を特徴とする。
あるいは本発明による半導体装置の製造方法は
第一の導電型の半導体基板の第一の領域上に選択
的にイオン注入をある程度阻止する絶縁膜を設け
る工程と、半導体基板の第一の領域を含む第二の
領域を除いた基板上にイオン注入を殆んど阻止す
る絶縁膜を形成する工程と、イオン注入法により
第一の導電型の領域を形成する工程とを含むこと
を特徴とし、ここで第一の領域は不純物濃度が小
さく、第二の領域は不純物濃度が大きい第一の導
電型領域とするものである。
第一の導電型の半導体基板の第一の領域上に選択
的にイオン注入をある程度阻止する絶縁膜を設け
る工程と、半導体基板の第一の領域を含む第二の
領域を除いた基板上にイオン注入を殆んど阻止す
る絶縁膜を形成する工程と、イオン注入法により
第一の導電型の領域を形成する工程とを含むこと
を特徴とし、ここで第一の領域は不純物濃度が小
さく、第二の領域は不純物濃度が大きい第一の導
電型領域とするものである。
本発明の製造方法によればコレクタ直列抵抗
（ｒsc）の小さい、かつ接合容量の少ない、従つ
てスピードの早い特性の良い素子をもつ三重拡散
型半導体装置を得ることができるものである。
（ｒsc）の小さい、かつ接合容量の少ない、従つ
てスピードの早い特性の良い素子をもつ三重拡散
型半導体装置を得ることができるものである。
次に本発明を第１図および第２図を参照して説
明する。
明する。
第１図は従来の構造でのコレクタ領域の不純物
分布を示す。いま所望のトランジスタ特性を得る
のに必要なコレクタ濃度を図中のＣNとするとほ
ぼN2の様な分布でコレクタ領域を形成するが、
これでは一般にｒscが低過ぎる。逆に所望のｒsc
を得るためにはN1の様な不純物分布が必要とな
るが、これでは一般に表面濃度が高すぎて、所望
のトランジスタ特性が得られない。第２図は本発
明によるコレクタ領域の不純物分布を示すもの
で、１１４ａはベース以外のコレクタ領域での分
布、１１４ｂはベースを形成する部分での分布で
ある。この様にすれば素子特性及びｒscの両方を
満たすプロセス設計が可能となる。
分布を示す。いま所望のトランジスタ特性を得る
のに必要なコレクタ濃度を図中のＣNとするとほ
ぼN2の様な分布でコレクタ領域を形成するが、
これでは一般にｒscが低過ぎる。逆に所望のｒsc
を得るためにはN1の様な不純物分布が必要とな
るが、これでは一般に表面濃度が高すぎて、所望
のトランジスタ特性が得られない。第２図は本発
明によるコレクタ領域の不純物分布を示すもの
で、１１４ａはベース以外のコレクタ領域での分
布、１１４ｂはベースを形成する部分での分布で
ある。この様にすれば素子特性及びｒscの両方を
満たすプロセス設計が可能となる。
本発明による一実施例を第３図から第９図を用
いて説明する。
いて説明する。
まずＰ型シリコン（Si）基板１１を900℃で酸
化し、約500Å〜1000Åの二酸化シリコン
（SiO2）膜１２ｂを形成し、続いて気相成長法に
より約1000Å〜1500Åの窒化シリコン（Si3N4）膜
１２ａを設ける。次にベース領域の形成が予定さ
れている領域上に第３図に示す如くSi3N4膜１２
ａとSiO2膜１２ｂを選択的に残す。次にSi基板１
１を1000℃で選択的に酸化し、前述した領域以外
の表面に第４図に示す如く約１μｍの厚いSiO2
膜１３を形成する。次にコレクタ領域の形成が予
定されている領域上の厚いSiO2膜１３を第５図
に示すように選択的に除去し、リンをイオン注入
法により注入する。この時窒化シリコン
（Si3N4）膜１２ａの下方の領域１４ｂとそれ以外
の領域１４ａとに濃度分布の異なつた領域が同時
に形成される。これはSiO2膜１３が殆んどイオ
ン注入を阻止し、ベース領域上の薄いSiO2膜１
２ａとSi3N4膜１２ｂがある程度イオン注入を阻
止することにより達成される。次に第６図に示す
如く注入されたリンを所定の深さまで熱拡散によ
り押し込む。この時、領域１４ａの表面に約3000
Å程度のSiO2膜が再び形成される様な酸化も同
時に行う。次に第７図に示す如くSi3N4膜１２ａ
と薄いSiO2膜１２ｂとを除去し、その開口部よ
りベース領域１５をイオン注入によりセルフアラ
インで形成する。この時PN接合はSiO2膜１３に
終端する様にする。この後SiO2膜１３を全面除
去する。次に第８図において一様なSiO2膜１８
を設けた後このSiO2膜１８のエミツタ、形成予
定部上およびコレクタ電極部を開口し、砒素のイ
オン注入によりエミツタ領域１６、およびコレク
タ電極取出し部１７を形成する。次に第９図に示
す如くベース領域１５の電極取出し口を開口後金
属配線をし、ベース電極１９、エミツタ電極２
０、コレクタ電極２１を形成する。
化し、約500Å〜1000Åの二酸化シリコン
（SiO2）膜１２ｂを形成し、続いて気相成長法に
より約1000Å〜1500Åの窒化シリコン（Si3N4）膜
１２ａを設ける。次にベース領域の形成が予定さ
れている領域上に第３図に示す如くSi3N4膜１２
ａとSiO2膜１２ｂを選択的に残す。次にSi基板１
１を1000℃で選択的に酸化し、前述した領域以外
の表面に第４図に示す如く約１μｍの厚いSiO2
膜１３を形成する。次にコレクタ領域の形成が予
定されている領域上の厚いSiO2膜１３を第５図
に示すように選択的に除去し、リンをイオン注入
法により注入する。この時窒化シリコン
（Si3N4）膜１２ａの下方の領域１４ｂとそれ以外
の領域１４ａとに濃度分布の異なつた領域が同時
に形成される。これはSiO2膜１３が殆んどイオ
ン注入を阻止し、ベース領域上の薄いSiO2膜１
２ａとSi3N4膜１２ｂがある程度イオン注入を阻
止することにより達成される。次に第６図に示す
如く注入されたリンを所定の深さまで熱拡散によ
り押し込む。この時、領域１４ａの表面に約3000
Å程度のSiO2膜が再び形成される様な酸化も同
時に行う。次に第７図に示す如くSi3N4膜１２ａ
と薄いSiO2膜１２ｂとを除去し、その開口部よ
りベース領域１５をイオン注入によりセルフアラ
インで形成する。この時PN接合はSiO2膜１３に
終端する様にする。この後SiO2膜１３を全面除
去する。次に第８図において一様なSiO2膜１８
を設けた後このSiO2膜１８のエミツタ、形成予
定部上およびコレクタ電極部を開口し、砒素のイ
オン注入によりエミツタ領域１６、およびコレク
タ電極取出し部１７を形成する。次に第９図に示
す如くベース領域１５の電極取出し口を開口後金
属配線をし、ベース電極１９、エミツタ電極２
０、コレクタ電極２１を形成する。
この様に、本発明の製造方法によれば低濃度拡
散部がそのままベース領域に形成されるいわゆる
セルフアラインの方法でトランジスタ形成部とｒ
scに影響する部分とのコレクタ濃度を同時変化さ
せて島状コレクタ領域を形成し、しかも、この時
のプロセスが後工程のベース領域のセルフアライ
ンによる形成に利用されており、位置決めが楽
で、かつ前記プロセスがSiの局部酸化にも利用さ
れているので、形成されたベースのPN接合が
SiO2に終端し、接合容量を著しく低下させ、高
速化可能かつ、高集積化可能な三重拡散型半導体
装置を得る事ができる。
散部がそのままベース領域に形成されるいわゆる
セルフアラインの方法でトランジスタ形成部とｒ
scに影響する部分とのコレクタ濃度を同時変化さ
せて島状コレクタ領域を形成し、しかも、この時
のプロセスが後工程のベース領域のセルフアライ
ンによる形成に利用されており、位置決めが楽
で、かつ前記プロセスがSiの局部酸化にも利用さ
れているので、形成されたベースのPN接合が
SiO2に終端し、接合容量を著しく低下させ、高
速化可能かつ、高集積化可能な三重拡散型半導体
装置を得る事ができる。
第１図は従来の構造でのコレクタ領域の不純物
濃度分布を示すための図でN1はｒscの条件を満た
すための分布、N2はトランジスタ特性を満たす
ための分布、ＣNはトランジスタ特性上必要なコ
レクタ濃度である。第２図は本発明の製造方法に
よる構造でのコレクタ領域の不純物分布でＣNは
第１図と同様である。また、１１４ａはベース領
域以外での分布、１１４ｂはベース領域での分布
である。第３図〜第９図は本発明の一実施例によ
る製造工程を示す断面図である。 図中の符号、１１……Si基板、１２ａ……
Si3N4膜、１２ｂ……SiO2膜、１３……厚いSiO2
膜、１４ａ……ベース領域以外のコレクタ領域、
１４ｂ……ベース領域を形成すべきコレクタ領
域、１５……ベース領域、１６……エミツタ領
域、１７……コレクタ電極取出し領域、１８……
SiO2膜、１９……ベース電極、２０……エミツ
タ電極、２１……コレクタ電極。
濃度分布を示すための図でN1はｒscの条件を満た
すための分布、N2はトランジスタ特性を満たす
ための分布、ＣNはトランジスタ特性上必要なコ
レクタ濃度である。第２図は本発明の製造方法に
よる構造でのコレクタ領域の不純物分布でＣNは
第１図と同様である。また、１１４ａはベース領
域以外での分布、１１４ｂはベース領域での分布
である。第３図〜第９図は本発明の一実施例によ
る製造工程を示す断面図である。 図中の符号、１１……Si基板、１２ａ……
Si3N4膜、１２ｂ……SiO2膜、１３……厚いSiO2
膜、１４ａ……ベース領域以外のコレクタ領域、
１４ｂ……ベース領域を形成すべきコレクタ領
域、１５……ベース領域、１６……エミツタ領
域、１７……コレクタ電極取出し領域、１８……
SiO2膜、１９……ベース電極、２０……エミツ
タ電極、２１……コレクタ電極。
Claims (1)
- １ 第一の導電型の半導体基板の第一の領域上に
選択的にイオン注入をある程度阻止する耐酸化性
膜を形成する工程と、前記耐酸化性膜をマスクと
して前記基板を酸化し基板上にイオン注入を殆ん
ど阻止する第一の絶縁膜を形成する工程と、前記
半導体基板の第一の領域に隣接する該半導体基板
の第二の領域上の前記第一の絶縁膜を除去する工
程と、イオン注入法により前記基板の前記第一お
よび第二の領域に第二導電型のコレクタ領域を形
成する工程と、前記耐酸化性膜をマスクとして第
二の領域上に第二の絶縁膜を形成する工程と、前
記耐酸化性膜をエツチング除去し前記第一導電型
の領域内に第一の導電型のベース領域を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15239776A JPS5376672A (en) | 1976-12-17 | 1976-12-17 | Simiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15239776A JPS5376672A (en) | 1976-12-17 | 1976-12-17 | Simiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5376672A JPS5376672A (en) | 1978-07-07 |
| JPS6259465B2 true JPS6259465B2 (ja) | 1987-12-11 |
Family
ID=15539612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15239776A Granted JPS5376672A (en) | 1976-12-17 | 1976-12-17 | Simiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5376672A (ja) |
-
1976
- 1976-12-17 JP JP15239776A patent/JPS5376672A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5376672A (en) | 1978-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US4969026A (en) | Mesa bipolar transistor with edge contacts | |
| US4757027A (en) | Method for fabricating improved oxide defined transistors | |
| JPH0241170B2 (ja) | ||
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP2597631B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS6259465B2 (ja) | ||
| JPH025428A (ja) | 半導体装置の製造方法 | |
| JPH0477459B2 (ja) | ||
| JP2554813B2 (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS644351B2 (ja) | ||
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61201465A (ja) | トランジスタの製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01214166A (ja) | バイポーラトランジスタを有する半導体集積回路装置 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |