JPS6256016A - 信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は特に位置の移動方向に応じて生じる９０゜位相
の異なる信号から位置の移動方向を検出してその検出出
力を発生する回路に関するものである。

〔従来技術〕

位置が正方向に移動した場合は第１の信号Ａが第２の信
号Ｂに比し９０’位相が進むようにし、逆に負方向に移
動した場合には９０°位相が遅れるようにした２つの信
号Ａ、Ｂから位置の移動方向を検出する場合、従来はモ
ノ・ステーブル・マルチバイブレータ（ラッチ回路）を
使用して移動方向判別信号を発生さし、この移動方向判
別信号を微分回路を使用したパルス−発生回路でノくル
ス信号として出力していた。

〔発明が解決しようとする問題点〕

かかる従来の移動方向検出回路では、モノ・ステープル
・マルチバイブレータを用いた移動方向判別信号発生回
路と微分回路を用いたパルス発生回路とを必要とし、回
路構成が複雑になる欠点があった。

〔問題点？解決するための手段〕

本発明によれば、検出すべき位置の移動方向に応じて互
いに９０°位相の異なる２つの被検出信号ケ生じる手段
と、２つの被検出信号をそれぞれ所望期間遅延さす第１
および第２の遅延回路と、被検出信号の一方と被検出信
号の他方を遅延させた第２の遅延回路の出力との排他的
論理和信号を得る第１の排他的論理和回路と、被検出信
号の他方と被検出信号の一方を遅延させた第１の遅延回
路の出力との排他的論理和信号分得る第２の排他的論理
和回路と、第１の排他的論理和回路の出力を反転さす第
１のインバータと、第２の排他的論理和回路の出力を反
転さす第２のインバータと、第１のインバータの出力と
第２の排他的論理和回路の出力との論理値を得る第１の
論理値回路と、第２のインバータの出力と第１の排他的
論理和回路の出力との論理値を得る第２の論理値回路と
を含み、第１および第２の論理値回路からそれぞれ検出
すべき位置の移動方向に応じた出力′ｆｒ：得る状態検
出パルス発生回路を得る。

〔作用〕

まず、本発明の動作原理を第３図および第４図を参照し
て説明する。

一般に９０°位相の異なる２つの被検出信号Ａ。

Ｂにより入力される信号の組合せを８＝（Ａ、Ｂ）と表
現すると、Ｓ、＝（Ｏ，Ｏ）、８．＝（ｏ、１）、５ｚ
＝＝（１，ｏ）、８．＝（１，１）の４状態が存在する
。また位置の移動による状態間の遷移ｆＬ−Ｔｐｑ＝Ｓ
ｐ（Ａｐ、Ｂｐ）→５ｑ（Ａｑ、Ｂｑ）と表現すると、
被検出信号Ａが被検出信号ＢＫ比して進相の場合を正方
向とすれば、正方向への位置の移動による状態遷移はＴ
。２＝Ｓ０→Ｓ！　ｒ　Ｔ２３　””　８２→Ｓ３゜’
ｒｓｔ＝ｓｓ→Ｓｌ、　Ｔｌｏ＝８ｔ＋８ｏの４通りに
、逆方向への位置の移動による状態遷移はＴＯＩ”Ｓｏ
→Ｓ１　　ｔ　　Ｔｌｍ　　””　”１　　＋　Ｓｌ　
　ｓ　　Ｔ３２　　：ｓ、　　″”２　　ｓ　　”！０
　””　　８２→５００４通りに谷々限定される。各々
の場合をカルノー図に表わすと正方向への位置の移動の
場合が第３図で、逆方向への位置の移動の場合が第４図
の如くになる。これらの関係を論理式で表現すると式１
及び式２となる。すなわち、正方向への位置の移動の場
合の状態遷移（ＦＰＴ）はＦ　”　＝　Ｔｚｓ　＋Ｔｓ
　ｓ　＋　Ｔｔｏ　＋　Ｔ６ｚＡｐＢｐＡｑＢｑ ＝（Ａｐ■Ｂｑ）（Ａｑ■Ｂｐ）　　・・・・・・・・
・（１）また、逆方向への位置の移動の場合の状態遷移
（ＦＮＴ）は ＦＮＴ＝　Ｔ３２　＋　Ｔ１３　＋　Ｔｅｌ　＋　’ｒ
、０＝ＡｐＢｐＡｑＢｑ＋ＡｐＢｐＡｑＢｑ　十ＡｐＢ
ｐＡｑＢｑ十ＡｐＢｐＡｑＢｑ ＝（Ａｐ■Ｂｑ）（Ａｑ■Ｂｐ）　　・・・・−・・・
・（２）本発明による状、態検出用パルス発生回路は式
１と式２を回路として表現したもので、第１の遅延回路
に第２の遅延回路より９０°位相の進んだ被検出信号を
加えた場合に第１の論理値回路に出力パルスを生じ、逆
に第２の遅延回路に第１の遅延回路より９０位相の進ん
だ被検出信号を加えた場合に第２の論理値回路に出力パ
ルスを生じるものである。

〔実施例〕

次に、図面？参照して本発明をより詳細に説明する。第
１図は本発明の一実施例による回路構成を示したもので
ある。入力端子１，２に信号発生回路１３から検出すべ
きものの移動方法に応じて９０位相の異なる２つの被検
出信号を入力する。

今、入力端子１にＡ信号１′ヲ入力端子２にＢ信号２′
を入力するものとする。大信号１′とＢ信号２′はそれ
ぞれ遅延回路３，４で所定時間遅延される。

この遅延された時間で出力端子１１．１２に得られる出
力パルス信号１１’　、　１２’のパルス幅が決定され
る。排他的論理和回路５，６で入力端子１の信号と遅延
回路４との排他的論理および入力端子２の信号と遅延回
路３との排他的論理がそれぞれとられる。任意の時点で
の入力端子１及び２での信号をそれぞれＡｑ及びＢｑ、
遅延回路３及び４を経由した信号をそれぞれＡｐ及びＢ
ｐとすると、排他的論理和回路５により信号Ａｑと信号
Ｂｐとの排他的論理和信号Ａｑ［有］Ｂｐが、また排他
的論理和回路６により信号Ａｐと信号Ｂｑとの排他的論
理和信号Ａｐ■Ｂｑが各々生成される。各排他的論理和
回路５．６の出力は信号反転回路７，８でそれぞれ位相
反転され、排他的論理＞０回路５と信号反転回路８との
出力の論理積が論理積回路９でとらｎ％排他的論理和回
路６と信号反転回路７との出力の論理積が論理積回路１
０でとられる。この結果、論理積回路９の出力に（Ａｑ
■Ｂｐ）・（Ａｐ■Ｂｑ）の出力信号が得られ、論理積
回路１０の出力に（Ａｑ■Ｂｐ）・（Ａｐ［有］Ｂｑ）
の出力信号が得られ、各々出力端子１１．１２にパルス
信号として出力される。出力端子１１に得られる（Ａｑ
■Ｂｐ）・（Ａｐ＄Ｂｑ）の出力信号が正方向位置移動
検出パルス信号で、出力端子１２に得られるＣＡｑ■Ｂ
ｐ）・（Ａｐ＋Ｂｑ）の出力信号が負方向位置移動検出
パルス信号となる。

以上の動作に基つく各部の信号のタイミング図を第２図
に示す。尚、第２図で１’　、　２’　、　１１’、１
２’は入力端子１，２および出力端子１１．１２での信
号であり、３／　、　４／　、　ｓ／　、　ｓ／は遅延
回路３，４および排他的論理和回路５，６の出力信号で
ある。

第５図に本発明の他の実施例を示す。２１は２相信号の
一方の入力端子、２２は他方の入力端子である。第６図
に示すように、これらの信号は、クロ、り入力端子１５
より供給されるクロックの立上りエツジで、Ｄタイプ・
クリップ・７０ツブ３及び４に保持され、クリップ・７
０ツブ３及び４の出力は、端子１５へのクロックの立上
りエツジで、Ｄタイプ・７リツグ・７０ツブ５及び６に
保持される。２７乃至３４は第１図の５乃至１２に夫々
対応する。したがって、第６図に示すように第１図と同
じ結果が得られる。

本実施例では、２相信号入力の状態に変化があったクロ
ック・サイクルでのみ位相判別信号が生成するので、従
来に比べ４倍の分解能で位相判別が可能で、かつ、同一
位相状態におること金も、判別でさ、２相信号を効率よ
く利用できる効果がある。

〔発明の効果〕

以上のとおυ、本発明は簡単な傳成で二つの信号の位相
状態を検出する回路が提供される。

【図面の簡単な説明】

第１図は本発明の一実施例による状態検出ノ（ルス発生
回路の回路ブロック図、第２図は第１図の各部での信号
のタイミング図、第３図および第４図はそれぞれ正方向
および負方向への位置移動状態を示すカルノー図、第５
図は他の実施例を示す回路図、第６図はそのタイミング
図である。 代理人　弁理士　　内　原　　　晋、＋　り１．’、：
Ｔ、、ニ＼　　　＼〜　　　ＩＮ）　　　　や　　　′
０　　　′４Ｊ　　　く　　　叉８Ｆ 正うロ台１４重力と示すカッしノーし１第３図 Ｐ ゴシを方性ｉ（ン動２ｉ仁Ｉ↓ｊ）Ｉレノ−Ｔ２］宅＋
図 Ｑ　　℃　　〜 焔　　　も（

Claims (1)

【特許請求の範囲】
1. 第１および第２の信号をクロック信号に応じてそれぞれ
   出力するか又は遅延させてそれぞれ出力する第１および
   第２の手段と、前記第１の信号および前記第１の手段の
   出力を受ける第１の排他的論理和回路と、前記第２の信
   号および前記第２の手段の出力を受ける第２の排他的論
   理和回路と、前記第１の排他的論理和回路の出力および
   前記第２の排他的論理和回路の出力の反転信号を受ける
   第１の論理積回路と、前記第１の排他的論理和回路の出
   力の反転信号および前記第２の排他的論理和回路の出力
   を受ける第２の論理積回路とを有する信号発生回路。