JPS6245232Y2 - - Google Patents
Info
- Publication number
- JPS6245232Y2 JPS6245232Y2 JP1517883U JP1517883U JPS6245232Y2 JP S6245232 Y2 JPS6245232 Y2 JP S6245232Y2 JP 1517883 U JP1517883 U JP 1517883U JP 1517883 U JP1517883 U JP 1517883U JP S6245232 Y2 JPS6245232 Y2 JP S6245232Y2
- Authority
- JP
- Japan
- Prior art keywords
- time
- switch
- counter
- rally
- start time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Measurement Of Distances Traversed On The Ground (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はラリー競技において用いられるラリー
メータに関し、特にラリーメータにおけるストツ
プクロツクのスタート制御機構に関するものであ
る。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a rally meter used in rally competitions, and more particularly to a start control mechanism for a stop clock in a rally meter.
ラリーメータは、一般的に競技車の走行に応じ
た走行距離（トリツプ値）と単位距離当りの所要
時間との相関により誤差時間を算出して表示する
ようにしたもので、例えば特開昭48−101183号公
報や特開昭55−46164号公報などで周知である。
A rally meter is generally designed to calculate and display error time based on the correlation between the travel distance (trip value) of a competition car and the time required per unit distance. It is well known from publications such as No.-101183 and Japanese Patent Application Laid-Open No. 55-46164.
ところで、このようなラリーメータにおいて、
ラリー競技における各区間毎の所要時間を測定す
るために標準時計つまり時計カウンタと独立して
ストツプクロツク用カウンタを設け、そのモード
に対応した表示切換スイツチによりストツプクロ
ツク用カウンタを制御して経過時間を測定する機
能を備えたものがある。 By the way, in such a rally meter,
In order to measure the time required for each section in a rally competition, a stop clock counter is provided independent of the standard clock, that is, a clock counter, and the stop clock counter is controlled by a display changeover switch corresponding to the mode to measure the elapsed time. Some have functions.
しかし、かかる従来のラリーメータにおいて
は、ストツプクロツク表示を行なう場合、そのモ
ードに応じて表示切換スイツチを選択操作しなけ
ればならないため、操作が面倒になつたり、また
ラリー競技におけるチエツクポイント毎の所要時
間を正確に測定できないという問題点があつた。
However, in such conventional rally meters, when displaying a stop clock, it is necessary to select and operate a display changeover switch according to the mode, which makes the operation cumbersome and also increases the time required for each check point in a rally competition. There was a problem that it could not be measured accurately.
本考案は、このような従来の問題点を解消する
ためになされたもので、ラリー競技においてチエ
ツクポイント毎に到着時間の秒桁を切り捨てた
り、切り上げたりしてそのチエツクポイントのス
タート時刻をずらすことに着目し、そのスタート
時刻と同時にストツプクロツク動作をスタートさ
せることにより、チエツクポイント毎の区間所要
時間を正確に、しかも容易に測定することができ
るラリーメータを提供するものである。 The present invention was developed in order to solve these conventional problems, and it is possible to shift the start time of a checkpoint by rounding down or rounding up the second digit of the arrival time for each checkpoint in rally competitions. To provide a rally meter that can accurately and easily measure the required time for each check point by starting the stop clock operation at the same time as the start time.
本考案に係るラリーメータは、標準時計の時刻
データをカウンタで計数し、その出力データを表
示器で表示する機能を備えたラリーメータにおい
て、チエツクポイントで操作するチエツクポイン
ト用スイツチと、ラリー競技における計時形式を
任意にセツト可能なマルメスイツチと、該マルメ
スイツチのセツト値に応じて秒桁の端数を処理す
る秒桁処理演算回路と、前記チエツクポイント用
スイツチの操作に伴ない前記秒桁処理用演算回路
で端数処理された前記標準時計の時刻データをス
タート時刻として算出するスタート時刻演算回路
と、該スタート時刻演算回路のスタート時刻と前
記標準時計の時刻データとが一致したとき一致信
号を出力する一致回路とを備え、前記一致回路の
一致信号で前記カウンタをスタートさせることに
より、該カウンタの出力データをストツプクロツ
ク表示用スイツチの操作に基いて表示するように
したものである。
The rally meter according to the present invention has a function of counting the time data of a standard clock with a counter and displaying the output data on a display, and has a check point switch that is operated at a check point, and a rally meter that is used in rally competitions. A timer switch whose timekeeping format can be arbitrarily set; a second digit processing arithmetic circuit that processes fractions of the second digit according to the set value of the timer switch; and a second digit processing arithmetic circuit that processes the second digit in accordance with the operation of the checkpoint switch. a start time arithmetic circuit that calculates the time data of the standard clock that has been rounded as a start time, and a coincidence circuit that outputs a coincidence signal when the start time of the start time arithmetic circuit and the time data of the standard clock match By starting the counter with a coincidence signal from the coincidence circuit, the output data of the counter is displayed based on the operation of a stop clock display switch.
したがつて、本考案においては、ストツプクロ
ツクの操作をマニユアルで行うことなく、標準時
計の時系列上にそのスタート時刻をセツトして、
該セツト時刻になると同時にカウンタを自動的に
スタートさせることができる。
Therefore, in the present invention, the start time is set on the time series of the standard clock without manually operating the stop clock.
The counter can be automatically started at the same time as the set time.
以下、本考案の実施例を図面に基いて説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.
図は本考案にかかるラリーメータの一実施例を
示すストツプクロツクのスタート制御機構のブロ
ツク構成図である。同図において、１は電源投入
と同時に時計機能をスタートしかつ時刻セツトモ
ードにて標準時刻をセツト可能な標準時計であ
り、この標準時計１は一度セツトされると他のス
イツチによつて影響されずに標準時刻を計数動作
する。２はチエツクポイント到着地点で操作する
チエツクポイント用スイツチ、３は前記スイツチ
２の操作時にゲートを開け、その非操作時にゲー
トを閉じるアンドゲート、４はラリー競技のチエ
ツクポイント毎に指定された計時形式を任意にセ
ツト可能なマルメスイツチであり、このマルメス
イツチ４は、前記計時形式として例えば秒計、30
秒切上計、30秒切捨計、分切上計および分切捨計
にそれぞれ対応したセツト位置S1〜S5よりなる。 The figure is a block diagram of a stop clock start control mechanism showing an embodiment of the rally meter according to the present invention. In the figure, 1 is a standard clock that starts its clock function as soon as the power is turned on and can set the standard time in the time setting mode.Once set, this standard clock 1 cannot be influenced by other switches. It counts the standard time without any delay. 2 is a check point switch that is operated at the check point arrival point; 3 is an AND gate that opens the gate when switch 2 is operated; and closes the gate when it is not operated; 4 is a timing format specified for each check point in a rally competition. This Marme switch 4 can be set arbitrarily, and this Marme switch 4 has a time measurement format such as a seconds counter, 30 seconds, etc.
It consists of set positions S 1 to S 5 corresponding to a second round-up counter, a 30-second round-down counter, a minute-round up counter, and a round-down counter, respectively.
また、５は前記マルメスイツチ４の各セツト位
置S1〜S5に対応してアンドゲート３を通して入力
される標準時計１の時刻データ、つまりチエツク
ポイント到着時刻の秒桁の端数を処理するための
秒桁処理演算回路であり、この演算回路５は、マ
ルメスイツチ４がセツト位置S1にあるとき前記時
刻データの端数の秒未満を切り捨て処理する秒計
として機能する。また、前記演算回路５は、マル
メスイツチ４がセツト位置S2にあるとき時刻デー
タの30秒未満を切り上げ処理する30秒切上計と
し、同じくセツト位置S3にあるときは時刻データ
の30秒未満を切り捨て処理する30秒切捨計として
機能する。そして前記マルメスイツチ４がセツト
位置S4にあるとき時刻データの１分未満を切り上
げ処理する分切上計とし、さらにセツト位置S5に
あるときは時刻データの１分未満を切り捨て処理
する分切捨計として機能する。 Further, 5 is the time data of the standard clock 1 inputted through the AND gate 3 corresponding to each set position S1 to S5 of the Marme switch 4, that is, the second for processing the fraction of the second digit of the check point arrival time. This is a digit processing arithmetic circuit, and this arithmetic circuit 5 functions as a second counter that rounds off fractions of seconds in the time data when the marume switch 4 is in the set position S1 . Further, the arithmetic circuit 5 rounds up the time data less than 30 seconds when the switch 4 is at the set position S2 , and rounds up the time data less than 30 seconds when the switch 4 is at the set position S3 . It functions as a 30-second rounding total. When the Marume switch 4 is in the set position S4 , the time data is rounded up to the nearest minute, and when it is in the set position S5 , the time data is rounded down to the nearest minute. Functions as a meter.
さらに、６は前記演算回路５で端数処理された
時刻データをスタート時刻として算出するスター
ト時刻演算回路であり、この演算回路６は、例え
ばスタート時刻の変更のためにレスコンタイムが
与えらた場合、そのレスコンタイムが図示しない
入力装置より入力されることにより、そのレスコ
ンタイムを前記時刻データに加算してこの加算し
た時刻をスタート時計としてセツトするものとな
つている。７は標準時計１の時刻データとスター
ト時刻演算回路６のスタート時刻とが一致したと
きに一致信号を出力する一致回路としてのアンド
ゲート、８は前記アンドゲート７からの一致信号
によりスタート動作するカウンタであり、このカ
ウンタ８は、標準時刻１に入力される時間パルス
と同様な時間パルスを計数する。９はストツプク
ロツク表示用スイツチ、１０はアンドゲートであ
り、このアンドゲート１０は前記スイツチ９の操
作に基いてカウンタ８の出力データをストツプク
ロツク情報として表示器１１に入力して表示する
ものとなつている。 Furthermore, 6 is a start time calculation circuit that calculates the time data rounded by the calculation circuit 5 as a start time, and this calculation circuit 6 calculates, for example, when a recon time is given to change the start time. By inputting the recon time from an input device (not shown), the recon time is added to the time data and the added time is set as the start clock. 7 is an AND gate as a coincidence circuit that outputs a coincidence signal when the time data of the standard clock 1 and the start time of the start time calculation circuit 6 coincide; 8 is a counter that starts operation by the coincidence signal from the AND gate 7; This counter 8 counts time pulses similar to the time pulse input at standard time 1. 9 is a switch for displaying a stop clock, and 10 is an AND gate. Based on the operation of the switch 9, the AND gate 10 inputs the output data of the counter 8 as stop clock information to a display 11 for display. .
このように、上記実施例の構成によると、チエ
ツクポイント手前でマルメスイツチ４をラリー競
技における計時形式に合わせておき、チエツクポ
イント地点でチエツクポイント用スイツチ２を操
作すると、アンドゲート３はゲートを開ける。す
ると、標準時計１からは標準の時刻データがチエ
ツクポイント到着時刻として秒桁処理演算回路５
に入力され、この回路５は、前記マルメスイツチ
４にセツトされたセツト位置に応じて前記時刻デ
ータの秒桁を演算してスタート時刻を求める。そ
してこのスタート時刻の変更がない場合はそのま
ま演算回路６にセツトされる。その後前記演算回
路６のスタート時刻と標準時計１の時刻データと
が一致すると、アンドゲート７は一致信号を出力
してカウンタ８をスタートさせる。したがつて、
前記カウンタ８の出力データは、ストツプクロツ
ク表示用スイツチ９を操作してアンドゲート１０
のゲートを開ければ、表示器１１にて確認するこ
とができる。また、スタート時刻の変更のために
レスコンタイムが与えられた場合は、スタート時
刻演算回路６は秒桁処理演算回路５で端数処理さ
れたスタート時刻にレスコンタイムを加算してセ
ツトし、そのセツト時刻を変更したスタート時刻
として上述と同様にしてカウンタ８をスタートさ
せることができる。 As described above, according to the configuration of the above embodiment, the marume switch 4 is adjusted to the timekeeping format in rally competitions before the check point, and when the check point switch 2 is operated at the check point, the AND gate 3 opens the gate. Then, the standard time data from the standard clock 1 is sent to the seconds digit processing calculation circuit 5 as the check point arrival time.
This circuit 5 calculates the second digit of the time data according to the set position set in the timer switch 4 to find the start time. If the start time is not changed, it is set in the arithmetic circuit 6 as is. Thereafter, when the start time of the arithmetic circuit 6 and the time data of the standard clock 1 match, the AND gate 7 outputs a match signal and starts the counter 8. Therefore,
The output data of the counter 8 is input to the AND gate 10 by operating the stop clock display switch 9.
This can be confirmed on the display 11 by opening the gate. Further, when a recon time is given to change the start time, the start time calculation circuit 6 adds the recon time to the start time rounded by the seconds digit processing calculation circuit 5 and sets the result. The counter 8 can be started in the same manner as described above using the changed start time.
以上説明したように、本考案のラリーメータに
よれば、ストツプクロツクの操作をマニユアルで
行うことなく、標準時計の時系列上にそのスター
ト時刻をセツトして該セツト時刻になると同時に
カウンタを自動的にスタートさせるようにしたの
で、ストツプクロツクのスタート時刻が自動的に
演算されてスタートがかかり、またチエツクポイ
ント毎の区間所要時間を正確に、しかも簡単に測
定することができる効果がある。
As explained above, according to the rally meter of the present invention, the start time is set on the time series of the standard clock and the counter is automatically started at the set time without manually operating the stop clock. Since the stop clock is started, the start time of the stop clock is automatically calculated and started, and the time required for each section can be accurately and easily measured.
図は本考案にかかるラリーメータの一実施例を
示す主要構成図である。
１……標準時計、２……チエツクポイント用ス
イツチ、３……アンドゲート、４……マルメスイ
ツチ、５……秒桁処理演算回路、６……スタート
時刻演算回路、７……アンドゲート（一致回
路）、８……カウンタ、９……ストツプクロツク
表示用スイツチ、１０…アンドゲート、１１……
表示器。
The figure is a main configuration diagram showing an embodiment of the rally meter according to the present invention. 1...Standard clock, 2...Check point switch, 3...And gate, 4...Marme switch, 5...Second digit processing calculation circuit, 6...Start time calculation circuit, 7...And gate (matching circuit) ), 8...Counter, 9...Stop clock display switch, 10...And gate, 11...
display.
Claims (1)
の出力データを表示器で表示する機能を備えたラ
リーメータにおいて、チエツクポイントで操作す
るチエツクポイント用スイツチと、ラリー競技に
おける計時形式を任意にセツト可能なマルメスイ
ツチと、該マルメスイツチのセツト値に応じて秒
桁の端数を処理する秒桁処理演算回路と、前記チ
エツクポイント用スイツチの操作に伴ない前記秒
桁処理用演算回路で端数処理された前記標準時計
の時刻データをスタート時刻として算出するスタ
ート時刻演算回路と、該スタート時刻演算回路の
スタート時刻と前記標準時計の時刻データとが一
致したとき一致信号を出力する一致回路とを備
え、前記一致回路の一致信号で前記カウンタをス
タートさせることにより、該カウンタの出力デー
タをストツプクロツク表示用スイツチの操作に基
いて表示するようにしたことを特徴とするラリー
メータ。 A rally meter that has the function of counting the time data of a standard clock with a counter and displaying the output data on a display, has a check point switch that can be operated with a check point, and a time measurement format in rally competitions that can be set arbitrarily. A Marme switch, a seconds digit processing arithmetic circuit that processes fractions of seconds digits according to a set value of the Marme switch, and the standard clock whose fractions are processed by the second digit processing arithmetic circuit in accordance with the operation of the check point switch. a start time arithmetic circuit that calculates time data of the standard clock as a start time, and a coincidence circuit that outputs a coincidence signal when the start time of the start time arithmetic circuit and the time data of the standard clock match, A rally meter characterized in that by starting the counter with a coincidence signal, the output data of the counter is displayed based on the operation of a stop clock display switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1517883U JPS59122657U (en) | 1983-02-04 | 1983-02-04 | rally meter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1517883U JPS59122657U (en) | 1983-02-04 | 1983-02-04 | rally meter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122657U JPS59122657U (en) | 1984-08-18 |
| JPS6245232Y2 true JPS6245232Y2 (en) | 1987-12-02 |
Family
ID=30146514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1517883U Granted JPS59122657U (en) | 1983-02-04 | 1983-02-04 | rally meter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122657U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7606575B2 (en) | 1988-08-04 | 2009-10-20 | Broadcom Corporation | Remote radio data communication system with data rate switching |
-
1983
- 1983-02-04 JP JP1517883U patent/JPS59122657U/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7606575B2 (en) | 1988-08-04 | 2009-10-20 | Broadcom Corporation | Remote radio data communication system with data rate switching |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122657U (en) | 1984-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4035627A (en) | Scientific calculator | |
| US4396904A (en) | Electronic pace timing device | |
| US4264966A (en) | Balanced digital time displays | |
| JPS61191980A (en) | Analog electronic measurement display device | |
| US4640624A (en) | Time computer and display device | |
| JPS6245232Y2 (en) | ||
| US3777547A (en) | Time rate measuring system for clocks and watches | |
| EP0409568B1 (en) | Electronic timepiece | |
| US4104863A (en) | Electronic timepiece having an alarm device | |
| US4090064A (en) | Electronic thermometer decoder and display system | |
| US4172360A (en) | Digital alarm timepiece | |
| JPS641680Y2 (en) | ||
| US4025774A (en) | Timing apparatus including electronic calculator circuits | |
| JP3424132B2 (en) | Pitch display device and pitch calculation method | |
| JP3498379B2 (en) | Heart rate monitor | |
| US4209972A (en) | Digital electronic timepiece having an alarm display | |
| JP2550241Y2 (en) | Pedometer | |
| SU918884A1 (en) | Digital phase/frequency meter | |
| SU673874A1 (en) | Digital power meter | |
| JPS6016593B2 (en) | Stopwatch device | |
| JPS5856421B2 (en) | temperature measuring device | |
| SU1023363A1 (en) | Device for monitoring time of chess/checking matches | |
| JPS61218984A (en) | Electronic timepiece with additional function | |
| JPS648763B2 (en) | ||
| JPS618617A (en) | Vehicle driving information display device |