[go: up one dir, main page]

JPS624368A - サイリスタ - Google Patents

サイリスタ

Info

Publication number
JPS624368A
JPS624368A JP61149325A JP14932586A JPS624368A JP S624368 A JPS624368 A JP S624368A JP 61149325 A JP61149325 A JP 61149325A JP 14932586 A JP14932586 A JP 14932586A JP S624368 A JPS624368 A JP S624368A
Authority
JP
Japan
Prior art keywords
region
anode
cathode
thyristor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61149325A
Other languages
English (en)
Inventor
ペーター、フオス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS624368A publication Critical patent/JPS624368A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/192—Base regions of thyristors
    • H10D62/199—Anode base regions of thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/138—Thyristors having built-in components the built-in components being FETs

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特定のドーピング濃度をもって第１導電型
にドープされた中間領域を含む半導体物体、いずれも第
２導電型の陰極側ベース領域と・陰極側エミッタ領域、
ならびに少くとも一つの陰極電極と陽極電極を備えるサ
イリスタに関するものである。
〔従来の技術〕
この櫨のサイリスタは広く知られているもので、その主
要な特性量は順方向と逆方向におけるブロッキング電圧
の最高値である。ブロッキング電圧の値は王として中間
領域のドーピングと厚さに関係するが、中間領域の厚さ
は完全に利用し尽くすことは不可能である。空間電荷領
域が逆方向に電圧印加されたｐｎ接合から出て対向する
ｐｎ接合、即ち陽極側エミッタ領域と中間領域間又は陰
極側ベース領域と中間領域間のｐｎ接合に近づくと逆方
向電流の上昇が認められる。この上昇は順方向にバイア
スされたｐｎ接合の付近で作られたキャリア対がサイリ
スタのｐｎｐ　トランジスタ又はｎｐｎ）ランジスメに
対して制御電流として作用することに基（ものである。
第９図にサイリスタの半導体物体を図式的に示す。この
物体は中間領域１．陽極側エミッタ領域２、陰極側ベー
ス領域３訃よび陰ｆｉ１１１１エミッタ領域４から構成
される。トリガ方向のグロ午ング電圧がサイリスタに加
えられると、斜線を引いた空間電荷領域が領域１と３の
間のｐｎ接合から領域１と２の間のｐｎ接合に向って拡
がる。この場合領域１と２の間のｐｎ接合は領域３．　
１．　２から成るｐｎｐ）ランジスタに対してエミッタ
とじて作用する。亀キャリアは領域１から領域２に移動
し、正キャリアは領域２から領域１に移動する。
空間電荷領域が領域１，２間のｐｎ接合に近づくにつれ
てトランジスタ効果によって増強されて逆電流が増大す
る。この電流が急上昇し始めるときがブロッキング性能
の限界である。
別の方向即ちブロック方向にブロッキング電圧がｍ見ら
れるときは領域１．２間のｐｎ接合が逆方向にバイアス
される。この場合領域１と３の間のｐｎ接合は順方向に
バイアスされ、パンチスルー・ブレークダウンを避ける
ためには空間電荷領域をこのｐｎ接合から特定の間隔だ
け離しておかなければならない。
従って中間領域は所望のブレークダウン電圧の達成に必
要な厚さよりも厚くしておく必要がある。
しかし中間領域を厚くすると、順方向損失が増大しキャ
リヤ蓄積電荷が上昇する。中ヤリャ蓄積電荷の上昇は解
放時間と逆電流積分値を高める。
〔発明が解決しようとする問題点〕
この発明の目的は、冒頭に挙げた種類のサイリスタを改
良して中間領域の厚さを定格ブロック電圧値を等しくす
る公知のサイリスタに比べて薄くできるようＫすること
である。
ｃ問題点を解決するための手段〕 この目的は、特許請求の範囲第１項、第８項および第１
３項に特徴として挙げた構造とすることによって達成さ
れる。
〔実施例〕
第１図乃至第８図に示した実施例についてこの発明を更
に詳細に説明する。
第１図に示したサイリスタの半導体物体の各部分には＃
！９図と同じ符号がつけられている。領域１と２の間又
は１と３の間のｐｎ接合付近には。
中間領域１に接触する電極７．８が設けられ、それぞれ
電線５又は６に接続される。これらの１を源の極性は空
間電荷領域とそれに対向するｐｎ接合（この場合領域１
と２の間のｐｎ接合）の間で熱発生した電子が吸い出さ
れるように選定さｎている、正のキャリヤは領域３を通
って陰極電極に流れる。ブロック方向に電圧が印加され
ている場合電源６は電極８と陰極Ｋに結ばれ、それによ
って領域１と３の間のｐｎ接合の近くで発生した負キャ
リアは電源６に向って流れる。
第２図に示した実施例の各領域も第１ｗＪＯものと同じ
符号がつけられている。ここでは陽極側エミッタ領域２
と陰極側ペース領域３がそれぞれ半導体物体の表面の一
つにプレーナ形に埋込まれている。更に陰極側エミッタ
領域４が陰極側ペース領域３に埋込まれる。領域２．う
には間げき１９゜２０があ）、これらの間げきを通して
中間領域１が半導体物体の陰極側表面と陽極側表面に達
する。
間げき１９．２０には接触区域９．１５があり、これら
は中間領域と同じ導電型であるがそれよりも高濃度にド
ープされている。接触区域９．１５には接触端８又は７
が接触する。これらは図示のｎｐｎｐ型実施例の場合電
源の正極に結ばれる。
陰極１工ばツタ領域４には陰極電極１０が接触し、陰極
側ベース領域３にはトリガリング電極１１が接触する。
陽極側エミッタ領域２には陽極電極１４が設けられる。
サイリスタに対してトリガ方向に電圧を印加する場合、
斜線を引いた空間電荷領域は領域１と３の間のｐｎ接合
から陽極側に向って拡がる。この場合接触区域１５は接
触部７を通して電源の正端子に結ばれる。空間電荷領域
で発生した電子は領域１と２の間のｐｎ接合に平行に接
触区域１５に向って流れる。従ってこの電子はエミッタ
領域から正中ヤリャを放出させることは不可能であシ、
領域３，１および２で構成される部分サイリスタには１
ｆｔｌＪ御電流が与えられない、従って空間電荷領域は
パンチスルー発生の危険を伴なうことなく領域１と２の
間のｐｎ接合近くまで拡げることができる。この拡張部
分は破線１８で示されている。
キャリアが領域１と２の間のｐｎ接合に平行に流れると
そこに電圧降下が生ずる。この電圧降下はｐｎ接合印〃
口電圧として作用するもので、陽極側エミッタ２からの
放出を阻止するためには実際上ｃｔｓｖを越えることは
許されなか、サイリスタをブロック方向に電圧印加する
場合にも領域１と３の間のｐｎ接合で降下する電位に対
して同じ観点が該当する。従って領域２と５の横寸法は
最高許容逆電流においても臨界電圧α５ｖを越えないよ
うに選定される。
間げき１９又は２０は第２図に１７として示した湾曲部
を空間電荷領域に作る。この湾曲部はブロッキング電圧
を低下させるからできるだけ小さくする必要がある。こ
れは間げき１９．２０の横寸法を中間領域１の厚さに比
べて小さくすることによって達成される。この外に接触
区域９，１５が領域１と２の間父は１と３の間のｐｎ接
合に突き当らないようにすることも有効である。これに
よって低績度にドープされた中間領域１の一部が間げき
１９又は２０の内部で半導体物体の表面に現われ、低一
度ドープ領域１によるブロッキング作用が表面において
も保持される。
領域２と６は第３図において領域３に対して示されてい
るようＫｊ！ＥＫ＋離された個別の島の形で半導体物体
の表面に埋込むことができる。この場合間げ＃１９．２
０は島の間の連続した網構造として半導体表面に現われ
る。接触区域９又は１５も同様な網構造とするかあるい
は第３図に示すように島区域の間に置かれたストライプ
区域とすることができる。交差個所においての空間電荷
領域の湾曲部がプロツ中ング特性に及ぼす影響をできる
だけ小さくするため、間げき１９と２０も分離したスト
ライプの形にすることができる。この場合領域３は連続
区域となる。＄５図では図を分り島くするため総ての電
極が除かれている。領域２゜３は図に示した正方形の島
代シにストライプ形としてもよい。
第４図は領域３が単一の連続区域を形成する場合を示す
。間隙１９はこの区域の内部で半導体表面に現われ、接
触区域９は間げき１９０内部で島を形成する。陽ｆｆｌ
側エミッタ領域２に対しても同様な形態を選ぶことがで
きる。
領域２と３に対して島構造を選定すると陰極′１極１０
も個々の島に分割される。これらの部分電極は適当な配
線又は金属化構造によって相互に連結される。制御電極
１１．電極７．８および陽極電極１４についても同様で
ある。
接触区域電圧がＯＶ（および＋１０Ｖ）であるとき各部
分には一例として次の横寸法が選ばれる。
領域２．１１１７（および５．０）繭、領域４：［Ｌ５
（および（４，５）■、電極１０．１４：［１４（およ
び４．３　）　ｗｍ、接触区域Ｐａ　１５　：　７０　
ａ　ｍ、間げき１９．　２０：１００μｍ 第５図には第２図の構造を変形した実施例を示す。
第２図との主な差異は接触７．８と接触区域９゜１５が
くぼみ２１．２２内に設けられていることである。この
場合連続した偏平接続電極が使用されるので、籍に陽極
側において接触形成が簡単になる。陰極側では陰極電極
１０とゲート電極１１が同じ水平面に置かれるため簡単
な接続電極が使用される。°横寸法と間隔に関しては第
２図の実施例と同様である。
第６図に８工Ｔ　（８ｔａｔｌｃ−Ｉｎｄｕｃｔｉｏｎ
−ＴｈｙｒｌＢｔｏｒ　）と呼ばれている縦形接合電界
効果サイリスタを示す、このデバイスには半導体基体の
陰極１ｍ表面に工はツタ領域４と掘り下げ形のゲート区
域１６が設けられ、いずれも中間領域１に対して逆の導
電型を示す、陽極−の構成は第２図の実施例に対応して
いるが、陰極側と同様な構成とすることも可能である。
ゲート電極Ｇに負電圧が■えられると領域１６から始ま
って陽極側に拡がる空間電荷領域が形成される。これに
よってエミッタ領域４が遮断され、サイリスタはブロッ
クされる。
ゲ−）ＧＫ制御電圧ＯＶがカロえられるとサイリスタが
導通する０ｇ！、間電荷領域は前記の実施例と同ｍＫパ
ンチ・スルー・ブレークダウンを起すことなく領域１と
２の間のｐｎ接合近くまで拡げることができる。プａ′
ツク状態で発生したキャリアはここでも接触区域１５と
接触電極７を通して引き出される。陽極側エミッタ領域
２は第２図について説明したように鳥形に作られるかあ
るいは単一の連続領域を形成し、接触領域１５が他方の
表面においてこの領域内に現われる。
第７図に縦形ＭＯｆｌ電界効果サイリスタの半導体基体
の構成を示す。中間領域１の陰極＠に領域３５がプレー
ナ形に埋込まれ、ゲート領域２４がこの領域に含まれる
。領域５５には間げき２７があシ、この間げきとゲート
領域２４社絶縁層２５で覆われる。絶縁層２５上にはゲ
ート電極２６が設けられ、領域３５内にはソースとなる
領域３６がプレーナ形に埋込まれる。領域５５．３６に
は陰極電極２３が接触する。ソース領域３６にはゲート
電極が重なっている。ゲート接続線はＧＫｉとして示さ
れている。陽極側の構成も同様である。
２８は陽極ｍｐ型領領域ありゲート領域３４を含み、ソ
ース領域５０がプレーナ形に埋込まれている。領域２８
には間げき２９があシ、ここで中間領域１が半導体表面
に現われる。中間領域はこの部分で酸化膜３２で覆われ
、その上にゲート電極５３が設けられる。ＧＫ２はゲー
ト接続線である。
ゲート電極３３はゲート領域３４に直υ合い、中間領域
１とソース領域の間のチャネルを作る。
陰極電極Ｋが負バイアスを受けると、領域１と３５の間
のｐｎ接合から始まる空間電荷領域が形成される。その
境界は領４１内の破線で示されている。ゲート線ＧＫ２
に正電位が加えられるとゲート領域５４内にｎ型チャネ
ルが形成され、空間電荷領域で作られた負キャリアがこ
のチャネルを通って陽極電極３１に流れるが、その際陽
極１ｌｌｐ型領域２８からキャリアが放出されることは
なめ。
サイリスタが別の方向に負荷され陽極に負バイアスが加
えられたときも同様である。この場合ゲート接続端ＱＫ
［は正電位に置かれ、キャリアはゲート領域２４内のｎ
型チャネルを通って陰極電極２５に流れる。
横寸法と領域間の間隔に関しては第２図の実施例の印加
電圧Ｏｖのときに対応する。
第２図、第５図および第７図に示した実施例では、ブロ
ッキング負荷の方向に応じて対応する接触区域に接続す
る特別の電源が必要である。特別の電源を必要としない
簡単な実施例は第８図に示されている。この実施例は主
として接触区域の接続がショットキー接合を通して行わ
れる点で第２図のものと異っている。陰極側のショット
キー接合は３７であって、陰極側ベース領域３の内部で
半導体表面に現われている中間領域部分を覆っている。
陽極側のショットキー接合は３９として示され１間げき
２０の内部で陽極側の半導体表面に現われている中間領
域部分を覆っている。これらのショットキー接合はｎ型
ドーグ半導体とショットキー障壁を形成する合金１例え
ばケイ化白金で構成される。ショットキー接合３７．３
９ｄ陰極側ベース領域３か陽、極側エビツタ領域と部分
的に電なシ合って１間げき１９．２０の表面を金属層３
８から確実に隔離する。この金属層はｐ型ドーズシリコ
ンとショットキー障壁を作らないからｐ型領域との雷な
シ合いは障害とはならない。ショットキー接合自体は例
えばアルｉニウムの接続部３８．３９に接触する。接触
部３８は領域３に対するゲート接触にもなっている。両
級触部はゲート接続端Ｇに結ばれる。陽極側ショット午
−接合３９に対する接触部は全面的に設けられた陽極電
極４０であり、例えばアルｉニウムで作られる。
各領域と間げき１９．２０の横寸法に関しては印荷電圧
ＯＶのときの第２図の実施例のそれに対応する。
サイリスタにトリガ方向Ｋｌいてプロラギング電圧を印
加すると１図に示し九ように空間電荷領域が形成される
。この領域は破ｍ１８の位置まで拡がり、空間電荷領域
内で作られた真中ヤリアはショット中−接合３９全通し
て陽極Ａに運ばれる。
ブロッキング方向の電圧印加に際しては領域１と２の間
のｐｎ接合から陰極に向って拡がる空間電荷領域が形成
される。グロツ千ング状膳において作られた負キャリア
はショットキー接合３７、接触３８を通して領域３に流
れ、そこから電極１０が構成する領域３と４の間の分路
を通って陰ＷＡＫに向って流れる。従って陰極側エミッ
タ領域４の横寸法は逆方向電流の原因となる横方向電圧
時ｆがエミッタ領域４からの負キャリヤ放出を起さない
ように退室される。
領域２．３は第２図について説明したように島の形に作
り、半導体表面でその間を間げき１９゜２０が連続して
拡がるようにすることができる。
ショットキー接合３８．３９は連続した網構造とするこ
とも、例えばストライブ状の島として間げき１９．２０
の表面に設けることも可能である。
ショットキー接合はここでも領域２．３と少くとも部分
的に重なシ合い間げき１９．２０が充分覆われるように
する。領域２，３は連続して単一領域を形成するようＫ
Ｌ、ショット午−接合３７゜３日の方は島の形にして間
げき１９．２０上に設けることも可能である。
総ての実施例に対して接触区域はサイリスタの動作、開
始区域に対向して設けないことが推奨される。従ってこ
れらの区域は互にずらして置くことが有利である。
【図面の簡単な説明】
第１図はこの発明によるサイリスタの概念図、ｓ２図は
この発明の第一実施例の断面図、第３図と第４図は第２
図の実施例の各領域の空間配置情況の二例、第５図乃至
第８図は第二の実施例の断面図、第９図は一般のサイリ
スタの半導体の構成を示す、第１図Ｋｓｊ−いて１：中
間領域、２：陽極側エミッタ領域、３：陰極側ベース領
域、４：陰極−エミッタ領域、７と８：接続端子。 ＦＩＧ　９ ＦＩＧ２ ＦＩＧ　３　　　　　　　　ＦＩＧ４ ＦＩＧＲＫ

Claims (1)

  1. 【特許請求の範囲】 １）特定濃度をもつて第一導電型にドープされた中間領
    域を含む半導体基体、少くとも一つの第二導電型陰極側
    ベース領域、少くとも一つの第二導電型陽極側エミッタ
    領域ならびに少くとも一つの陰極電極と陽極電極を備え
    るサイリスタにおいて、 （ａ）陽極側エミッタ領域（２）と陰極側ベース領域（
    ３）のいずれか一方又は双方が半 導体基体の表面にまで達する間げき（１９、２０）を備
    えていること、 （ｂ）中間領域（１）と等しい導電型であるがそれより
    も高濃度にドープされた接触区域 （９、１５）が間げき（１９、２０）内に 設けられていること、 （ｃ）接触区域（９、１５）に陰極電極又は陽極電極に
    対して絶縁された接触部（７、８）が設けられているこ
    と、 （ｄ）接触部（７、８）が正電位を加えられるように決
    められていること を特徴とするサイリスタ。 ２）間げき（１９、２０）が一つの連続した網を形成す
    ること、陽極側エミッタ領域（２）と陰極側ベース領域
    （５）がそれぞれ多数の互に分離された島の形で中間領
    域内に埋込まれていること、島と島の間で接触区域（９
    、１５）も中間領域内に埋込まれていることを特徴とす
    る特許請求の範囲第１項記載のサイリスタ。 ３）島と接触区域がストライプ形に作られていることを
    特徴とする特許請求の範囲第２項記載のサイリスタ。 ４）陽極側エミッタ領域（２）と陰極側ベース領域（５
    ）がそれぞれ単一の連続領域を形成すること、接触区域
    （９、１９）が島を形成し間げき（１９、２０）内で中
    間領域に埋込まれていることを特徴とする特許請求の範
    囲第１項記載のサイリスタ。 ５）中間領域（１）が接触区域（９、１５）と陽極側エ
    ミッタ領域（２）又は陰極側ベース領域（３）の間で半
    導体基体の表面に現われていることを特徴とする特許請
    求の範囲第１項乃至第４項の一つに記載のサイリスタ。 ６）陰極側接触区域がそれぞれ一つの陽極側エミッタ領
    域に対向し、陽極側接触区域がそれぞれ一つの陰極側ベ
    ース領域に対向することを特徴とする特許請求の範囲第
    １項乃至第５項の一つに記載のサイリスタ。 ７）サイリスタが縦形接合電界効果サイリスタ（スタテ
    ィック・インダクシヨン・サイリスタ）であること、接
    触区域（１５）が半導体基体の陽極側に設けられている
    ことを特徴とする特許請求の範囲第１項乃至第６項の一
    つに記載のサイリスタ。 ８）特定濃度をもつて第一導電型にドープされた中間領
    域を含む半導体基体、少くとも一つの第二導電型陰極側
    ベース領城、少くとも一つの第二導電型陽極側エミッタ
    領域ならびに少くとも一つの陰極電極と陽極電極を備え
    るサイリスタにおいて、 （ａ）陽極側エミッタ領域（２）と陰極側ベース領城（
    ５）のいずれか一方又は双方が半 導体基体の表面にまで達する間げき（１９、２０）を備
    えていること、 （ｂ）この間げきの内部で中間領域（１）にショットキ
    ー接合（３７、３９）が形成され ていること、 （ｃ）陰極側のショットキー接合（３７）に電極（３８
    ）が陰極電極（１０）に対して絶 縁して設けられていること、 （ｄ）陰極側において電極（３８）がベース領域（３）
    にも接触し、ゲート導線（Ｇ）が 接続されていること、 （ｅ）陽極側に設けられたショットキー接合（３９）に
    陽極電極（４０）が接触してい ること を特徴とするサイリスタ。 ９）間げき（１９、２０）が一つの連続した網を形成す
    ること、陽極側エミッタ領域と陰極側ベース領域が島の
    形で中間領域に埋込まれていること、ショットキー接合
    （３７、３９）が島と島の間で中間領域（１）の表面に
    設けられていることを特徴とする特許請求の範囲第８項
    記載のサイリスタ。 １０）ショットキー接合（３７、３９）が陰極側ベース
    領域（３）と陽極側エミッタ領域（２）に重なり合つて
    いることを特徴とする特許請求の範囲第８項記載のサイ
    リスタ。 １１）島とショットキー接合がストライプ形に作られて
    いることを特徴とする特許請求の範囲第９項記載のサイ
    リスタ。 １２）陽極側エミツタ領域と陽極側ベース領域がそれぞ
    れ一つの連続した領域を構成すること、ショットキー接
    合が島として間げきの表面に設けられていることを特徴
    とする特許請求の範囲第９項又は第１０項記載のサイリ
    スタ。 １３）特定濃度をもつて第一導電型にドープされた中間
    領域を含む半導体基体、少くとも一つの第二導電型陰極
    側ベース領域、少くとも一つの第二導電型陽極側エミッ
    タ領域ならびに少くとも一つの陰極電極と陽極電極を備
    えるサイリスタにおいて、 （ａ）領域（２８、３５）の少くとも一つが半導体基体
    の表面に達する間げき（２７、２９）を備え、 （ｂ）領域（２８、３５）に第一導電型のソースとなる
    領域（３０、３６）が埋込まれ、 （ｃ）これらの領域がゲート領域（２４、３４）を含み
    、 （ｄ）間げきとゲート領域がそれぞれ絶縁層（２５、３
    ２）で覆われ、 （ｅ）この絶縁層がゲート電極（２６、３３）で覆われ
    、 （ｆ）陰極電極と陽極電極（２３、３１）がそれぞれ領
    域（２８、３５）の一方とこれら の領域のソース（３０、３６）とに接触す ること を特徴とするサイリスタ。
JP61149325A 1985-06-28 1986-06-25 サイリスタ Pending JPS624368A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3523236.6 1985-06-28
DE3523236 1985-06-28

Publications (1)

Publication Number Publication Date
JPS624368A true JPS624368A (ja) 1987-01-10

Family

ID=6274498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61149325A Pending JPS624368A (ja) 1985-06-28 1986-06-25 サイリスタ

Country Status (4)

Country Link
US (1) US5093705A (ja)
EP (1) EP0206350B1 (ja)
JP (1) JPS624368A (ja)
DE (1) DE3686516D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3855922T2 (de) * 1987-02-26 1998-01-02 Toshiba Kawasaki Kk An-Steuertechnik für Thyristor mit isolierter Steuerelektrode
EP0394859A1 (de) * 1989-04-28 1990-10-31 Asea Brown Boveri Ag Bidirektionals, abschaltbares Halbeiterbauelement
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
US10083952B2 (en) * 2017-02-02 2018-09-25 Globalfoundries Inc. Diode-triggered schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control
JP6948855B2 (ja) * 2017-06-30 2021-10-13 日立Astemo株式会社 パワー半導体装置及びそれを用いた電力変換装置
FR3076661A1 (fr) * 2018-01-05 2019-07-12 Stmicroelectronics (Tours) Sas Triode semiconductrice

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128870A (en) * 1979-03-26 1980-10-06 Semiconductor Res Found Electrostatic induction thyristor and semiconductor device
JPS574100A (en) * 1980-06-10 1982-01-09 Sharp Kk Voice information output device
JPS58151061A (ja) * 1982-02-03 1983-09-08 ゼネラル・エレクトリツク・カンパニイ タ−ンオン及びタ−ンオフできる半導体装置
JPS59217365A (ja) * 1983-05-25 1984-12-07 Hitachi Ltd ゲ−トタ−ンオフサイリスタ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638042A (en) * 1969-07-31 1972-01-25 Borg Warner Thyristor with added gate and fast turn-off circuit
US3900771A (en) * 1970-11-25 1975-08-19 Gerhard Krause Transistor with high current density
US3967308A (en) * 1971-10-01 1976-06-29 Hitachi, Ltd. Semiconductor controlled rectifier
CH543178A (de) * 1972-03-27 1973-10-15 Bbc Brown Boveri & Cie Kontinuierlich steuerbares Leistungshalbleiterbauelement
JPS5259A (en) * 1975-06-22 1977-01-05 Ehime Saiseki Kk Device for purifying polluted water
JPS522287A (en) * 1975-06-24 1977-01-08 Mitsubishi Electric Corp Semiconductor switching element
JPS5250176A (en) * 1975-10-20 1977-04-21 Semiconductor Res Found Electrostatic induction type thyristor
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid
US4054893A (en) * 1975-12-29 1977-10-18 Hutson Jearld L Semiconductor switching devices utilizing nonohmic current paths across P-N junctions
GB1586171A (en) * 1977-01-31 1981-03-18 Rca Corp Gate turn-off device
JPS542077A (en) * 1977-06-08 1979-01-09 Hitachi Ltd Semiconductor switching element
JPS5940303B2 (ja) * 1977-07-20 1984-09-29 株式会社日立製作所 半導体スイツチング素子
JPS6046551B2 (ja) * 1978-08-07 1985-10-16 株式会社日立製作所 半導体スイツチング素子およびその製法
SE430450B (sv) * 1979-04-03 1983-11-14 Asea Ab Tvapoligt overstromsskydd for inkoppling i en stromforande ledning
DE2915885C2 (de) * 1979-04-19 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Thyristor mit Steuerung durch Feldeffekttransistor
DE2945324A1 (de) * 1979-11-09 1981-05-21 Siemens AG, 1000 Berlin und 8000 München Thyristor mit verbessertem schaltverhalten
JPS5681978A (en) * 1979-12-07 1981-07-04 Hitachi Ltd Thyristor
JPS56112753A (en) * 1980-02-13 1981-09-05 Hitachi Ltd Gate turn-off thyristor
SE431381B (sv) * 1982-06-03 1984-01-30 Asea Ab Tvapoligt overstromsskydd
JPS58217365A (ja) * 1982-06-11 1983-12-17 Fujitsu Ltd インクジエツトプリンタにおけるヘツドのノズル目詰まり検出装置
DE3226613A1 (de) * 1982-07-16 1984-01-19 Siemens AG, 1000 Berlin und 8000 München Lichtzuendbarer thyristor mit geringem lichtleistungsbedarf
DE3230721A1 (de) * 1982-08-18 1984-02-23 Siemens AG, 1000 Berlin und 8000 München Thyristor mit anschaltbaren stromquellen
SE435436B (sv) * 1983-02-16 1984-09-24 Asea Ab Tvapoligt overstromsskydd
FR2565409B1 (fr) * 1984-05-30 1986-08-22 Silicium Semiconducteur Ssc Thyristor blocable a gachette d'anode
US4611235A (en) * 1984-06-04 1986-09-09 General Motors Corporation Thyristor with turn-off FET
JPS6188563A (ja) * 1984-10-08 1986-05-06 Toshiba Corp 半導体スイツチ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128870A (en) * 1979-03-26 1980-10-06 Semiconductor Res Found Electrostatic induction thyristor and semiconductor device
JPS574100A (en) * 1980-06-10 1982-01-09 Sharp Kk Voice information output device
JPS58151061A (ja) * 1982-02-03 1983-09-08 ゼネラル・エレクトリツク・カンパニイ タ−ンオン及びタ−ンオフできる半導体装置
JPS59217365A (ja) * 1983-05-25 1984-12-07 Hitachi Ltd ゲ−トタ−ンオフサイリスタ

Also Published As

Publication number Publication date
EP0206350B1 (de) 1992-08-26
EP0206350A3 (en) 1988-09-07
EP0206350A2 (de) 1986-12-30
DE3686516D1 (de) 1992-10-01
US5093705A (en) 1992-03-03

Similar Documents

Publication Publication Date Title
US4414560A (en) Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4779126A (en) Optically triggered lateral thyristor with auxiliary region
US3512058A (en) High voltage transient protection for an insulated gate field effect transistor
JPWO2018220879A1 (ja) 半導体装置
JPS6358376B2 (ja)
US5352915A (en) Semiconductor component having two integrated insulated gate field effect devices
US4132996A (en) Electric field-controlled semiconductor device
US4150391A (en) Gate-controlled reverse conducting thyristor
US4231059A (en) Technique for controlling emitter ballast resistance
US3622845A (en) Scr with amplified emitter gate
US3996601A (en) Shorting structure for multilayer semiconductor switching devices
US10170606B2 (en) Insulated gate bipolar transistor and diode
JPS624368A (ja) サイリスタ
US6225653B1 (en) Semiconductor components and methods of manufacturing semiconductor components
US4430663A (en) Prevention of surface channels in silicon semiconductor devices
US3586932A (en) Five layer gate controlled thyristor with novel turn on characteristics
JPH0223665A (ja) ターンオフ可能なサイリスタ
JPS62109361A (ja) サイリスタ
JP2622521B2 (ja) ゲート遮断サイリスタ及びその製造方法
US11177360B2 (en) Semiconductor device
US4825270A (en) Gate turn-off thyristor
US6566732B1 (en) High voltage resistive structure integrated on a semiconductor substrate
JP2851907B2 (ja) 大阻止容量半導体素子
JP2003282865A (ja) サイリスタ
JP2784458B2 (ja) サージ防護素子