JPS623981B2 - - Google Patents
Info
- Publication number
- JPS623981B2 JPS623981B2 JP55165790A JP16579080A JPS623981B2 JP S623981 B2 JPS623981 B2 JP S623981B2 JP 55165790 A JP55165790 A JP 55165790A JP 16579080 A JP16579080 A JP 16579080A JP S623981 B2 JPS623981 B2 JP S623981B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- silicon substrate
- film
- semiconductor device
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 238000002161 passivation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置に係り、特にパツシベー
シヨン構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and particularly to a passivation structure.
パツシベーシヨンを施した従来の半導体装置を
第1図に示す。第1図において、1はシリコン基
板、2はフイールド酸化膜、3はAl導電層、4
はパツシベーシヨン膜、5はグリツドラインであ
り、パツシベーシヨン膜4は、ボンデイングパツ
ド6としてのAl導電層3上を除いてこのAl導電
層3上およびフイールド酸化膜2を含む絶縁上に
形成されている。 A conventional semiconductor device subjected to passivation is shown in FIG. In FIG. 1, 1 is a silicon substrate, 2 is a field oxide film, 3 is an Al conductive layer, and 4 is a silicon substrate.
5 is a passivation film, and 5 is a grid line. The passivation film 4 is formed on the Al conductive layer 3 except for the Al conductive layer 3 as the bonding pad 6, and on the insulation including the field oxide film 2.
しかるに、このような半導体装置では、パツシ
ベーシヨン膜4/Al導電層3界面およびパツシ
ベーシヨン膜4/フイールド酸化膜2の界面の密
着性が悪いので、ボンデイングパツド6部および
グリツドライン5から水のしみ込みが起り、Al
導電層3間(配線層間)のシヨート、あるいは
Al導電層3(配線金属)の腐食による断線が発
生する欠点があり、信頼性が低かつた。 However, in such a semiconductor device, since the adhesion between the passivation film 4/Al conductive layer 3 interface and the passivation film 4/field oxide film 2 interface is poor, water may seep in from the bonding pad 6 and the grid line 5. Arise, Al
Short between 3 conductive layers (between wiring layers), or
There was a drawback that disconnection occurred due to corrosion of the Al conductive layer 3 (wiring metal), resulting in low reliability.
この発明は上記の点に鑑みなされたもので、耐
湿性のすぐれたパツシベーシヨン構造を有する半
導体装置を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device having a passivation structure with excellent moisture resistance.
以下この発明の実施例を図面を参照して説明す
る。第2図はこの発明の第1の実施例の装置を製
造工程順に示す断面図である。したがつて、実施
例の装置は、製造方法に従つて説明することにす
る。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a sectional view showing the apparatus of the first embodiment of the present invention in the order of manufacturing steps. Therefore, the device of the embodiment will be described according to the manufacturing method.
第2図aにおいて、11は単結晶シリコン基板
で、その表面に拡散領域12が形成されている。
また、シリコン基板11の表面上には、フイール
ド酸化膜13などの絶縁層が形成されており、こ
の絶縁層の選択された複数の表面領域には、Al
(アルミニウム)からなる複数の第1の導電層1
4が形成されている。 In FIG. 2a, reference numeral 11 denotes a single crystal silicon substrate, on the surface of which a diffusion region 12 is formed.
Further, an insulating layer such as a field oxide film 13 is formed on the surface of the silicon substrate 11, and a plurality of selected surface areas of this insulating layer are covered with Al
A plurality of first conductive layers 1 made of (aluminum)
4 is formed.
このようなシリコン基板11上の全面にプラズ
マSiN膜(窒化シリコン膜)15を形成する。そ
して、パツド領域16およびグリツドライン17
部のSiN膜15をドライエツチでエツチングす
る。これにより、SiN膜15は、パツド領域16
の第1の導電層14上を除いてこの第1の導電層
14表面および上記絶縁層表面に、さらにフイー
ルド酸化膜13(絶縁層)の側面に延在してこの
側面を覆うように形成される。(第2図b参照)
このようにSiN膜15を形成した後、第2図c
に示すようにAl(アルミニウム)導電層18を
全面に形成する。 A plasma SiN film (silicon nitride film) 15 is formed on the entire surface of the silicon substrate 11 as described above. Then, the pad area 16 and the grid line 17
The portion of the SiN film 15 is etched using dry etching. As a result, the SiN film 15 is
A layer is formed on the surface of the first conductive layer 14 except on the first conductive layer 14 and the surface of the insulating layer, and further extends to and covers the side surface of the field oxide film 13 (insulating layer). Ru. (See Figure 2b) After forming the SiN film 15 in this way, as shown in Figure 2c.
As shown in FIG. 2, an Al (aluminum) conductive layer 18 is formed on the entire surface.
そして、パツド領域16のAl導電層18を他
と分離して、これをボンデイングパツド19する
ために、この周囲のAl導電層18をエツチング
する。同時に、必要以上のAl導電層18がグリ
ツドライン17上に残らないようにするため、不
要周辺のAl導電層18をエツチングする。これ
により、パツド領域16の第1の導電層14上
に、周囲のSiN膜15に密着して、かつSiN膜1
5上に突出した部分は、このSiN膜15に被され
るようにしてAl(Al導電層18)からなるボン
デイングパツド19が形成される。また、このボ
ンデイングパツド19の周囲近傍を除くSiN膜1
5表面に、SiN膜15の側面を覆つて、かつシリ
コン基板11表面にグリツドライン17において
接して、さらにはそのシリコン基板11の表面上
を横方向に若干延在してAl導電層18からなる
第2の導電層20が形成される。(第2図d参
照)
以上により、この実施例の半導体装置が完成す
る。この完成した半導体装置の平面図を第3図に
示す。 Then, in order to separate the Al conductive layer 18 in the pad region 16 and form it into a bonding pad 19, the surrounding Al conductive layer 18 is etched. At the same time, in order to prevent unnecessary Al conductive layer 18 from remaining on grid line 17, unnecessary peripheral Al conductive layer 18 is etched. As a result, the SiN film 1 is placed on the first conductive layer 14 in the pad region 16 in close contact with the surrounding SiN film 15.
A bonding pad 19 made of Al (Al conductive layer 18 ) is formed on the portion protruding above the SiN film 15 so as to cover the SiN film 15 . In addition, the SiN film 1 except for the vicinity of the bonding pad 19 is
A conductive layer 18 is formed on the surface of the SiN film 15, covering the side surfaces of the SiN film 15, being in contact with the surface of the silicon substrate 11 at the grid line 17, and extending slightly laterally over the surface of the silicon substrate 11. Two conductive layers 20 are formed. (See FIG. 2d) Through the above steps, the semiconductor device of this embodiment is completed. A plan view of this completed semiconductor device is shown in FIG.
この半導体装置によれば、グリツドライン17
およびボンデイングパツド19部からの水のしみ
込み、さらには装置中央部のピンホールからの水
のしみ込みが少なくなり、耐湿が向上し、信頼性
の高い半導体装置が得られる。 According to this semiconductor device, the grid line 17
Also, water seepage from the bonding pad 19 portion and water seepage from the pinhole in the center of the device is reduced, moisture resistance is improved, and a highly reliable semiconductor device is obtained.
すなわち、従来の構造は、第2図dにおいてボ
ンデイングパツド19と第2の導電層20がない
構造であり、その構造では、SiN(パツシベーシ
ヨン膜)/AlとSiN/PSG(フイード酸化膜)の
界面の耐湿が劣るため、ボンデイングパツド部お
よびグリツドラインから水のしみ込みが発生し
た。 That is, the conventional structure does not have the bonding pad 19 and the second conductive layer 20 as shown in FIG. Due to poor moisture resistance at the interface, water seeped through the bonding pad and grid lines.
SiN/Al界面で耐湿が劣る原因は、Al蒸着膜表
面が酸化し、Al2O3になり、この酸化層がSiNと
の密着力を悪くするからである。しかし、SiN上
にAl蒸着した場合は、Alの酸化層ができないの
で密着力が増し、耐湿に対して効果を上げる。 The reason why the moisture resistance is poor at the SiN/Al interface is that the surface of the Al deposited film is oxidized and becomes Al 2 O 3 , and this oxidized layer deteriorates the adhesion with SiN. However, when Al is deposited on SiN, an oxidized layer of Al is not formed, which increases adhesion and improves moisture resistance.
上記実施例の半導体装置では、上記SiN上のAl
に相当するAl導電層18により、パツド領域1
6の第1の導電層14上にボンデイングパツド1
9を形成している。したがつて、このボンデイン
グパツド19の良好な密着力により、ボンデイン
グパツド19部からの水のしみ込みを防止でき
る。 In the semiconductor device of the above embodiment, Al on the SiN
The Al conductive layer 18 corresponding to the pad area 1
bonding pad 1 on the first conductive layer 14 of
9 is formed. Therefore, due to the good adhesion of the bonding pad 19, it is possible to prevent water from seeping into the bonding pad 19.
グリツドラインからの水のしみ込みの原因は
PSG(フイールド酸化膜)/SiN界面の耐湿が悪
いことであり、その耐湿が劣る原因は、PSGの吸
湿性のため、SiNに対するPSGの密着力が低下す
ることにある。しかし、上記実施例の半導体装置
では、フイールド酸化膜13(絶縁層)の側面が
SiN膜15で覆われた後、このSiN膜15の側面
がAlからなる第2の導電層20で覆われ、さら
にその第2の導電層20がシリコン基板11の表
面に接し、さらにその表面上を横方向に延在する
構造となり、第2の導電層Al20/SiN膜15、
第2の導電層Al20/シリコン基板11の密着
性は非常によい。したがつて、実施例の半導体装
置によれば、グリツドライン17からの水のしみ
込みも防止できるようになる。しかも、この構造
によれば、フイールド酸化膜13の側面がSiN膜
15と第2の導電層20で2重に覆われ、かつ第
2の導電層20はシリコン基板11の表面上を横
方向に延在してシリコン基板11との接触面積を
大きくとつており、これらからグリツドライン1
7からの水のしみ込みを確実に防止できるように
なる。 What is the cause of water seepage from the grid line?
The moisture resistance of the PSG (field oxide film)/SiN interface is poor, and the reason for this poor moisture resistance is that the adhesion of PSG to SiN decreases due to the hygroscopicity of PSG. However, in the semiconductor device of the above embodiment, the side surface of the field oxide film 13 (insulating layer)
After being covered with the SiN film 15, the side surfaces of the SiN film 15 are covered with a second conductive layer 20 made of Al, and the second conductive layer 20 is further in contact with the surface of the silicon substrate 11, and further on the surface of the silicon substrate 11. The second conductive layer Al20/SiN film 15,
The adhesion between the second conductive layer Al 20 and the silicon substrate 11 is very good. Therefore, according to the semiconductor device of the embodiment, water seepage from the grid line 17 can also be prevented. Moreover, according to this structure, the side surface of the field oxide film 13 is covered with the SiN film 15 and the second conductive layer 20, and the second conductive layer 20 extends laterally on the surface of the silicon substrate 11. The grid line 1 is extended to provide a large contact area with the silicon substrate 11.
It becomes possible to reliably prevent water from seeping in from 7.
また、実施例の半導体装置では、ボンデイング
パツド19の周囲近傍を除いてSiN膜15の表面
全体がAlからなる第2の導電層20で覆われて
いる。したがつて、従来構造では、装置の中央部
においてSiN膜(パツシベーシヨン膜)にピンホ
ールがあると、このピンホールから水のしみ込み
が生じ不都合が生じたが、実施例の装置では、そ
れをも解決することができる。 Further, in the semiconductor device of the embodiment, the entire surface of the SiN film 15 except for the vicinity of the bonding pad 19 is covered with a second conductive layer 20 made of Al. Therefore, in the conventional structure, if there was a pinhole in the SiN film (passivation film) in the center of the device, water would seep through the pinhole, causing an inconvenience. can also be solved.
なお、このピンホールに対する配慮を必要とし
ない場合には、第2の導電層20を次のように形
成すればよい。すなわち、第2の導電層20は、
SiN膜15の端部表面からSiN膜15の側面を覆
い、さらにシリコン基板11の表面に接し、さら
にその表面上を横方向に延在するように形成すれ
ばよい。このように第2の導電層20を形成した
半導体装置を、この発明の第2の実施例として第
4図に示す。 Note that if consideration for this pinhole is not required, the second conductive layer 20 may be formed as follows. That is, the second conductive layer 20 is
It may be formed to cover the side surface of the SiN film 15 from the end surface of the SiN film 15, to be in contact with the surface of the silicon substrate 11, and to extend laterally on the surface. A semiconductor device in which the second conductive layer 20 is formed in this manner is shown in FIG. 4 as a second embodiment of the present invention.
以上詳述したように、この発明の半導体装置に
おいては、パツド領域の第1の導電層上を除いて
この第1の導電層および絶縁層表面に、さらには
絶縁層の側面を覆うように窒化シリコン膜を形成
するとともに、パツド領域の第1の導電層上に、
周囲の窒化シリコン膜に密着してボンデイングパ
ツドを形成し、さらに窒化シリコン膜の端部表面
から窒化シリコン膜の側面を覆い、しかもシリコ
ン基板の表面に接し、さらにはその表面上を横方
向に延在するように第2の導電層を形成するよう
にしたので、ボンデイングパツド部およびグリツ
ドラインからの水のしみ込みを防止でき、信頼性
の高い半導体装置を得ることができる。特に、こ
の発明の装置によれば、絶縁層の側面を窒化シリ
コン膜と第2の導電層で2重に覆い、しかも第2
の導電層はシリコン基板の表面に接した後、該表
面を横方向に延在してシリコン基板との接触面積
を大きくとるようにしたので、グリツドラインか
らの水のしみ込みを確実に防止できる。また、第
2の導電層を基板表面上を横方向に延在させてシ
リコン基板との接触面積を広くとると、該シリコ
ン基板の広い範囲に第2の導電層があてがわれて
該シリコン基板が補強された状態となるので、グ
リツドラインを切断してチツプ化した際に、シリ
コン基板のカケやひび割れが前記補強部で止ま
り、デバイス領域側に入り込むことを防止でき
る。また、この発明の装置では、基板表面の絶縁
層と第1の導電層を覆う絶縁膜として窒化シリコ
ン膜を用いており、この窒化シリコン膜は耐湿性
が高いので、前記絶縁膜が少なくともボンデイン
グパツドの周囲で露出しても、該絶縁膜にSiO2
膜を用いた時のような水のしみ込みはなく、高い
耐湿性を確保することができる。 As detailed above, in the semiconductor device of the present invention, nitriding is applied to the surfaces of the first conductive layer and the insulating layer except for the first conductive layer in the pad region, and further to cover the side surfaces of the insulating layer. While forming a silicon film, on the first conductive layer in the pad region,
A bonding pad is formed in close contact with the surrounding silicon nitride film, and furthermore, it covers the side surface of the silicon nitride film from the end surface of the silicon nitride film, and is in contact with the surface of the silicon substrate, and further extends laterally on the surface of the silicon nitride film. Since the second conductive layer is formed so as to extend, it is possible to prevent water from seeping in from the bonding pad portion and the grid line, and a highly reliable semiconductor device can be obtained. In particular, according to the device of the present invention, the side surface of the insulating layer is covered with the silicon nitride film and the second conductive layer, and the second conductive layer is covered with the silicon nitride film and the second conductive layer.
After the conductive layer is in contact with the surface of the silicon substrate, the surface is extended in the lateral direction to increase the contact area with the silicon substrate, so that water seepage from the grid lines can be reliably prevented. Further, when the second conductive layer is extended laterally on the substrate surface to increase the contact area with the silicon substrate, the second conductive layer is applied over a wide area of the silicon substrate, and the second conductive layer is applied to a wide area of the silicon substrate. Since the silicon substrate is in a reinforced state, when the grid lines are cut to form chips, chips and cracks in the silicon substrate are stopped at the reinforced portions and can be prevented from entering the device area. Further, in the device of the present invention, a silicon nitride film is used as an insulating film that covers the insulating layer on the surface of the substrate and the first conductive layer, and this silicon nitride film has high moisture resistance, so that the insulating film can be used at least on bonding pads. Even if exposed around the insulating film, SiO 2
Unlike when using a membrane, there is no water seepage, and high moisture resistance can be ensured.
第1図は従来の半導体装置を示す断面図、第2
図はこの発明の半導体装置の第1の実施例を製造
工程順に示す断面図、第3図は第1の実施例の半
導体装置の平面図、第4図はこの発明の第2の実
施例を示す断面図である。
11……単結晶シリコン基板、12……拡散領
域、13……フイールド酸化膜、14……第1の
導電層、15……SiN膜、16……パツド領域、
19……ボンデイングパツド、20……第2の導
電層。
Figure 1 is a sectional view showing a conventional semiconductor device, Figure 2 is a cross-sectional view showing a conventional semiconductor device;
The figures are cross-sectional views showing the first embodiment of the semiconductor device of the present invention in the order of manufacturing steps, FIG. 3 is a plan view of the semiconductor device of the first embodiment, and FIG. 4 is a second embodiment of the invention. FIG. 11... Single crystal silicon substrate, 12... Diffusion region, 13... Field oxide film, 14... First conductive layer, 15... SiN film, 16... Pad region,
19... Bonding pad, 20... Second conductive layer.
Claims (1)
と、このシリコン基板の表面上に形成された少な
くとも一層からなる絶縁層と、この絶縁層の選択
された複数の表面領域に形成された複数の第1の
導電層と、パツド領域の第1の導電層上を除い
て、この第1の導電層および上記絶縁層表面に形
成され、さらに絶縁層の側面を覆うように延在す
る窒化シリコン膜と、上記パツド領域の第1の導
電層上に、周囲の窒化シリコン膜に密着して形成
されたボンデイングパツドと、少なくとも上記窒
化シリコン膜の端部表面から窒化シリコン膜の側
面を覆つてシリコン基板の表面に接し、さらにシ
リコン基板の表面上を横方向に延在する第2の導
電層とを具備してなる半導体装置。 2 第1の導電層、ボンデイングパツドおよび第
2の導電層がアルミニウムからなることを特徴と
する特許請求の範囲第1項記載の半導体装置。[Scope of Claims] 1. A single-crystal silicon substrate having a diffusion region on the surface, an insulating layer formed on the surface of the silicon substrate and consisting of at least one layer, and a plurality of selected surface regions of the insulating layer. A plurality of first conductive layers are formed on the surfaces of the first conductive layer and the insulating layer except on the first conductive layer in the pad region, and further extend to cover the side surfaces of the insulating layer. a bonding pad formed on the first conductive layer in the pad region in close contact with the surrounding silicon nitride film; and a bonding pad formed on the first conductive layer in the pad region in close contact with the surrounding silicon nitride film; A semiconductor device comprising: a second conductive layer covering and contacting a surface of a silicon substrate, and further extending laterally over the surface of the silicon substrate. 2. The semiconductor device according to claim 1, wherein the first conductive layer, the bonding pad, and the second conductive layer are made of aluminum.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16579080A JPS5790962A (en) | 1980-11-27 | 1980-11-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16579080A JPS5790962A (en) | 1980-11-27 | 1980-11-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5790962A JPS5790962A (en) | 1982-06-05 |
JPS623981B2 true JPS623981B2 (en) | 1987-01-28 |
Family
ID=15819037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16579080A Granted JPS5790962A (en) | 1980-11-27 | 1980-11-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5790962A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828360B2 (en) * | 1986-11-19 | 1996-03-21 | ソニー株式会社 | Semiconductor device |
KR20010057340A (en) * | 1999-12-22 | 2001-07-04 | 박종섭 | Structure of pad |
-
1980
- 1980-11-27 JP JP16579080A patent/JPS5790962A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5790962A (en) | 1982-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930005949B1 (en) | Process for fabricating semiconductor device | |
US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
JP3305211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003031575A (en) | Semiconductor device and manufacturing method therefor | |
KR100835382B1 (en) | Bond pad structure and copper manufacturing method for copper metallization with improved reliability | |
US5309025A (en) | Semiconductor bond pad structure and method | |
JPH05335529A (en) | Semiconductor device and manufacturing method thereof | |
US20020055248A1 (en) | Method for forming a top interconnection level and bonding pads on an integrated circuit chip | |
EP0122631B1 (en) | Electronic device having a multi-layer wiring structure | |
KR100307295B1 (en) | An insulating layer and a forming method thereof | |
JPS594853B2 (en) | semiconductor equipment | |
US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3457277B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH05175191A (en) | Laminated conductive wiring | |
EP0177251A1 (en) | A semiconductor device having a reliable bonding pad structure | |
JPS623981B2 (en) | ||
US6365521B1 (en) | Passivation for tight metal geometry | |
KR100477821B1 (en) | Metal wiring formation method of semiconductor device | |
JP3235542B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100346596B1 (en) | Method for forming bonding pad in semiconductor device | |
JPH0330986B2 (en) | ||
JPH0982747A (en) | Pad electrode structure of semiconductor device and manufacturing method thereof | |
KR0168164B1 (en) | Method of fabricating semiconductor device | |
JP3447896B2 (en) | Method of forming SOG coating film and method of forming wiring structure using the same | |
JP2781688B2 (en) | Semiconductor device |