JPS623930Y2 - - Google Patents
Info
- Publication number
- JPS623930Y2 JPS623930Y2 JP6650580U JP6650580U JPS623930Y2 JP S623930 Y2 JPS623930 Y2 JP S623930Y2 JP 6650580 U JP6650580 U JP 6650580U JP 6650580 U JP6650580 U JP 6650580U JP S623930 Y2 JPS623930 Y2 JP S623930Y2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- agc
- setting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
本考案は通信機器に用いられるAGC回路に関
する。[Detailed Description of the Invention] The present invention relates to an AGC circuit used in communication equipment.
入力信号の変動に対して自動的に利得を調整し
出力信号のレベルを一定に調整するAGC回路は
FM受信機やデータ変復調装置等の通信機器に広
く用いられる。 The AGC circuit automatically adjusts the gain in response to fluctuations in the input signal and keeps the output signal level constant.
Widely used in communication equipment such as FM receivers and data modems.
第1図は従来用いられたAGC回路の構成を示
したものである。この回路は利得の調整を行うア
ツテネータ1と、アツテネータ1から出力される
信号を直流レベルの信号に変換するための絶対値
回路(全波整流回路)2と、絶対値回路2から出
力される信号から脈流成分を取り除くローパスフ
イルタ3、それにローパスフイルタ3を通過した
後の直流信号のレベルを基準となるAGC設定レ
ベルと比較し両者のレベル差に相当するゲイン設
定信号を発生させる比較器4により構成されてい
る。この回路では入力端子5からアツテネータ1
に信号を供給すると、アツテネータ1は比較器4
から所定時間毎に供給されるゲイン設定信号に応
じてその減衰率を逐次設定する。この結果アツテ
ネータ1の出力側に設けられた出力端子6には所
望のレベルに調整された出力信号が得られる。 FIG. 1 shows the configuration of a conventionally used AGC circuit. This circuit consists of an attenuator 1 that adjusts the gain, an absolute value circuit (full wave rectifier circuit) 2 that converts the signal output from the attenuator 1 into a DC level signal, and a signal output from the absolute value circuit 2. A low-pass filter 3 removes pulsating components from the signal, and a comparator 4 that compares the level of the DC signal after passing through the low-pass filter 3 with a reference AGC setting level and generates a gain setting signal corresponding to the level difference between the two. It is configured. In this circuit, from input terminal 5 to attenuator 1
When a signal is supplied to the attenuator 1, the comparator 4
The attenuation rate is sequentially set in accordance with a gain setting signal supplied from the controller at predetermined time intervals. As a result, an output signal adjusted to a desired level is obtained at the output terminal 6 provided on the output side of the attenuator 1.
ところで従来このようなAGC回路では帰還ル
ープ内にローパスフイルタを使用していたので、
フイルタを原因とするゲイン設定信号の遅延が生
じていた。このためアツテネータ1のゲイン切替
えの速度を速くすると入力信号のレベルにアツテ
ネータ1の減衰率が追従しなくなり、AGC回路
が発振してしまうという問題があつた。すなわち
従来のAGC回路は、応答時間の短縮化が要請さ
れている高速モデム等に対しては使用することが
できないという欠点があつた。 By the way, conventional AGC circuits like this used a low-pass filter in the feedback loop, so
There was a delay in the gain setting signal caused by the filter. For this reason, when the gain switching speed of the attenuator 1 is increased, the attenuation rate of the attenuator 1 no longer follows the level of the input signal, resulting in a problem that the AGC circuit oscillates. In other words, the conventional AGC circuit has the disadvantage that it cannot be used for high-speed modems and the like that require shortened response times.
本考案は上記した事情に鑑みてなされたもの
で、応答時間を十分早くすることのできるAGC
回路を提供することを目的とする。 This invention was made in view of the above circumstances, and is an AGC that can sufficiently shorten the response time.
The purpose is to provide circuits.
本考案ではローパスフイルタを通した従来の帰
還レープの他に、ローパスフイルタを通さない帰
還ループを設け、これらのループによりアツテネ
ータを2段階に制御することとして前記した目的
を達成する。 In the present invention, in addition to the conventional feedback loop that passes through a low-pass filter, a feedback loop that does not pass through a low-pass filter is provided, and the attenuator is controlled in two stages by these loops to achieve the above-mentioned object.
以下実施例につき本考案を詳細に説明する。 The present invention will be described in detail with reference to Examples below.
第1図と同一部分には同一の符号を付した第2
図は、絶対値回路2から出力される脈流信号を比
較する帰還ループを設けたAGC回路を示したも
のである。この第2の帰還ループには、第2の
AGC設定レベルを持つ第2の比較器7が設けら
れている。 The same parts as in Fig. 1 are given the same reference numerals as in Fig. 2.
The figure shows an AGC circuit provided with a feedback loop for comparing pulsating current signals output from the absolute value circuit 2. This second feedback loop includes a second
A second comparator 7 with an AGC set level is provided.
このAGC回路の動作を第3図を用いて説明す
る。同図aに示すように時刻t1においてキヤリア
がAGC入力として到来したとする。この時刻t1以
前の段階では、入力端子5には伝送系に現われた
ノイズが加わつている。ノイズのレベルは比較的
小さいので比較器4,7の制御によりアツテネー
タ1は最小の減衰率に設定されている。 The operation of this AGC circuit will be explained using FIG. 3. Assume that a carrier arrives as an AGC input at time t1 , as shown in FIG. Before this time t1 , the input terminal 5 is affected by noise appearing in the transmission system. Since the noise level is relatively small, the attenuator 1 is set to the minimum attenuation rate under the control of the comparators 4 and 7.
時刻t1においてキヤリアが到来するとアツテネ
ータ1はこの設定された最小の減衰率でキヤリア
のレベルを減衰させる(第3図b)。この結果絶
対値回路2の出力レベルは急激に増加し、サンプ
リングクロツクeでサンプリングした時刻t2にお
いて比較器7の第2のAGC設定レベルl2を越え
る。比較器7はこれによりゲイン設定信号をアツ
テネータ1に供給し、その減衰率を急激に増加さ
せる。 When the carrier arrives at time t1 , the attenuator 1 attenuates the level of the carrier at the set minimum attenuation rate (FIG. 3b). As a result, the output level of the absolute value circuit 2 increases rapidly and exceeds the second AGC setting level l2 of the comparator 7 at time t2 sampled by the sampling clock e. The comparator 7 thereby supplies a gain setting signal to the attenuator 1 and rapidly increases its attenuation rate.
これを更に具体的に説明すると、アツテネータ
1としてデイジタルアツテネータが用いられてい
る場合、第2の比較器7は絶対値回路2の出力レ
ベルが第2のAGC設定レベルl2を越えた段階から
図示しないアツプダウンカウンタに大幅なカウン
トアツプまたはカウントダウンを行わせる信号を
送出する。そしてアツプダウンカウンタの出力側
に設けられた図示しないデコーダによりデイジタ
ルアツテネータの減衰率を大幅に切り替える。 To explain this more specifically, when a digital attenuator is used as the attenuator 1, the second comparator 7 is activated from the stage when the output level of the absolute value circuit 2 exceeds the second AGC setting level l2 . A signal is sent that causes an up-down counter (not shown) to significantly count up or count down. Then, the attenuation rate of the digital attenuator is significantly changed by a decoder (not shown) provided on the output side of the up-down counter.
このようにしてアツテネータ1の減衰率が大ま
かに設定された絶対値回路2の出力信号のレベル
が時刻t2において第2のAGC設定レベルl2を下回
ると、第2の比較器7はその動作を停止する。こ
れ以後はローパスフイルタ3の出力レベルと第1
のAGC設定レベルl1(|l1|<|l2|)とが第1
の比較器4により比較される。すなわち第1の比
較器4はゲイン設定信号をアツテネータ1に供給
し、その減衰率を除々に増加または減少させて
AGC出力を一定のレベルに保つ。このような回
路動作は、第1の比較器4から前記したアツプダ
ウンカウンタに小幅なカウントアツプまたはカウ
ントダウンを行わせる信号を送出することにより
実現することができる。 When the level of the output signal of the absolute value circuit 2, in which the attenuation rate of the attenuator 1 is roughly set in this way, falls below the second AGC setting level l2 at time t2 , the second comparator 7 starts its operation. stop. After this, the output level of low-pass filter 3 and the first
The AGC setting level l 1 (|l 1 | < | l 2 |) is the first
are compared by a comparator 4. That is, the first comparator 4 supplies a gain setting signal to the attenuator 1 and gradually increases or decreases its attenuation rate.
Keep AGC output at a constant level. Such a circuit operation can be realized by sending a signal from the first comparator 4 to cause the up-down counter to perform a small count-up or count-down.
このように本考案によればフイルタを含まない
帰還ループでゲインの設定を迅速に行うので、帰
還ループによる遅延が大へん小さく、アツテネー
タのゲインコントロールの速度を大幅に速くして
も発振が生ずることはない。 In this way, according to the present invention, the gain is quickly set using a feedback loop that does not include a filter, so the delay caused by the feedback loop is very small, and oscillation does not occur even if the speed of the attenuator gain control is significantly increased. There isn't.
なお実施例ではローパスフイルタを経ない信号
として絶対値回路の出力信号を用いたが、この代
りにアツテネータから出力される交流信号を直接
用いてもよい。この場合には瞬間値サンプリング
を行つた結果を正負両方向のレベルの比較を行う
第2の比較器に供給することとなる。 In the embodiment, the output signal of the absolute value circuit is used as the signal that does not pass through the low-pass filter, but instead of this, the alternating current signal output from the attenuator may be used directly. In this case, the result of instantaneous value sampling is supplied to a second comparator that compares levels in both positive and negative directions.
また実施例ではローパスフイルタを経ない信号
を比較する第2の比較器の動作時間に特に制限を
設けなかつたが、信号が到来してから所定時間経
過後は第2の比較器の動作を制限することも可能
である。このような回路は信号の到来を検出する
回路とタイマ回路とを用いて簡単に構成すること
ができる。 Furthermore, in the embodiment, there is no particular restriction on the operating time of the second comparator that compares signals that do not pass through the low-pass filter, but the operation of the second comparator is restricted after a predetermined time has elapsed after the signal arrives. It is also possible to do so. Such a circuit can be easily constructed using a circuit for detecting the arrival of a signal and a timer circuit.
また実施例では入力端子と出力端子の間にアツ
テネータ(可変減衰器)を設けたが、固定された
増幅率をもつ増幅器をこれに併用しても良く、あ
るいはアツテネータの代りに可変利得増幅器を使
用しても良いことはもちろんである。 Furthermore, in the embodiment, an attenuator (variable attenuator) is provided between the input terminal and the output terminal, but an amplifier with a fixed amplification factor may be used in conjunction with this, or a variable gain amplifier may be used in place of the attenuator. Of course, it is okay to do so.
第1図は従来のAGC回路のブロツク図、第2
図は本考案の一実施例におけるAGC回路のブロ
ツク図、第3図は実施例におけるAGC回路の各
部分の動作を説明するための波形図である。
1……アツテネータ、2……絶対値回路、3…
…ローパスフイルタ、4……第1の比較器、7…
…第2の比較器。
Figure 1 is a block diagram of a conventional AGC circuit, Figure 2 is a block diagram of a conventional AGC circuit.
The figure is a block diagram of an AGC circuit according to an embodiment of the present invention, and FIG. 3 is a waveform diagram for explaining the operation of each part of the AGC circuit according to the embodiment. 1...Attenuator, 2...Absolute value circuit, 3...
...Low pass filter, 4...First comparator, 7...
...Second comparator.
Claims (1)
ベルを設定する設定手段と、前記設定手段から出
力される交流信号を整流する絶対値回路と、絶対
値回路の出力信号から脈流成分を除去するローパ
スフイルタと、ローパスフイルタ通過後の直流信
号レベルと基準となる第1のAGC設定レベルと
を比較する第1の比較器と、第2のAGC設定レ
ベルと前記設定手段から出力される交流信号ある
いは前記絶対値回路から出力される脈流信号とを
瞬時値サンプリングにより比較する第2の比較器
と、第1および第2の比較器から出力されるゲイ
ン設定信号に基づいて前記設定手段のゲインを制
御するゲイン制御手段とを具備することを特徴と
するAGC回路。 a setting means for amplifying or attenuating the input signal and setting the level of the output signal; an absolute value circuit for rectifying the alternating current signal output from the setting means; and a low-pass for removing ripple components from the output signal of the absolute value circuit. a filter, a first comparator that compares the DC signal level after passing through the low-pass filter and a first AGC setting level serving as a reference; and a second AGC setting level and an AC signal output from the setting means or the first AGC setting level. a second comparator that compares the pulsating flow signal output from the absolute value circuit by instantaneous value sampling; and controlling the gain of the setting means based on gain setting signals output from the first and second comparators. An AGC circuit comprising gain control means for controlling the gain.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6650580U JPS623930Y2 (en) | 1980-05-15 | 1980-05-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6650580U JPS623930Y2 (en) | 1980-05-15 | 1980-05-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56167615U JPS56167615U (en) | 1981-12-11 |
JPS623930Y2 true JPS623930Y2 (en) | 1987-01-29 |
Family
ID=29660585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6650580U Expired JPS623930Y2 (en) | 1980-05-15 | 1980-05-15 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS623930Y2 (en) |
-
1980
- 1980-05-15 JP JP6650580U patent/JPS623930Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56167615U (en) | 1981-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4859964A (en) | Method and circuit for automatic gain control of a signal | |
US4254303A (en) | Automatic volume adjusting apparatus | |
EP0701322A2 (en) | AM receiver | |
JPS623930Y2 (en) | ||
US6433633B1 (en) | Automatic gain control system with signal presence conditioning | |
US5454118A (en) | Method and apparatus for prevention of squelch chatter | |
JPS5819011A (en) | Digital agc circuit | |
JPH05284065A (en) | Automatic equalizer for cable line amplitude characteristic | |
JPH0290711A (en) | Booster amplifier for wireless relay and its gain control method | |
JPS59112727A (en) | Squelch device | |
JPS6223629A (en) | Receiver | |
US5203016A (en) | Signal quality-dependent adaptive recursive integrator | |
JPS60123115A (en) | Gain control circuit | |
JP2004304568A (en) | Receiving circuit and mobile radio receiver using the same | |
JPH0528837Y2 (en) | ||
JPS6239853B2 (en) | ||
JPS6221442B2 (en) | ||
JPS639772B2 (en) | ||
JPH0156575B2 (en) | ||
JPH04334137A (en) | Burst optical receiver | |
JPS6354833A (en) | Digital control type gain control circuit | |
JP3667888B2 (en) | Transmission power control device | |
CN112865766A (en) | Hybrid AGC system based on digital detection and pulse width modulation and implementation method | |
JPS63217810A (en) | automatic gain control circuit | |
JPS5810907A (en) | Noise squelch controlling circuit |