JPS6238850B2 - - Google Patents
Info
- Publication number
- JPS6238850B2 JPS6238850B2 JP9524078A JP9524078A JPS6238850B2 JP S6238850 B2 JPS6238850 B2 JP S6238850B2 JP 9524078 A JP9524078 A JP 9524078A JP 9524078 A JP9524078 A JP 9524078A JP S6238850 B2 JPS6238850 B2 JP S6238850B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- type
- gaas
- diffusion
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は、低抵抗接触可能なP形砒化ガリウ
ムのオーム性電極の形成方法に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming a P-type gallium arsenide ohmic electrode that can be contacted with low resistance.
従来、P形−族化合物半導体に対しては、
金(Au)−亜鉛(Zn)合金などのAu系オーム性
電極材料あるいはアルミニウム(Al)−亜鉛
(Zn)合金などのAl系オーム性電極材料が広く用
いられている。しかしながら、これらの材料を、
例えば赤外発光ダイオードを製造するのに用いら
れ、液相成長により形成されるシリコン(Si)が
添加されたP形砒化ガリウム(GaAs)などの比
較的低濃度のP形−族化合物半導体に適用し
た場合、単に前記電極材料を前記P形−族化
合物半導体の表面に真空蒸着し、熱処理しただけ
ではオーム性接触が得られ難い。このため、Zn
などを用いて、いわゆるP+拡散を行つて表面濃
度を増大した上で、前記Au系あるいはAl系電極
を形成していた。ところが、このP+拡散は−
族化合物半導体においては、通常封止拡散方式
によつて行われている。すなわち、拡散源と−
族化合物半導体とを石英管内に真空封入し、所
定の温度で所定の時間熱処理を行つた後、石英管
の一部を急冷して蒸発した拡散源を折出させて、
拡散を停止する。このようにP+拡散を行うに
は、真空封入および熱処理にかなり高価な設備を
必要とし、さらに半導体装置製造工程時間が長く
なるなど、P+拡散工程そのものが経済的でない
上に、P+拡散工程に附随して、バフ研磨などの
面倒な工程が必要となる。すなわち、P+拡散終
了に際して石英管の一部を急冷するが、この作業
をかなり手際よく行つても、P形−族化合物
半導体表面上に拡散源の一部が堆積するのを避け
ることができない。このような堆積物が残留して
いると、後に行う電極形成工程において、電極材
料のはがれ、あるいは接触抵抗の増大など大きな
問題が生じる。従つて、堆積物を除去する必要が
あるが、エツチングなどの化学的な方法によつて
は、P形−族化合物半導体を損傷せずに堆積
物を完全に除去することができないため、バフ研
磨などの機械的な方法によらなければならない。
このバフ研磨工程はワツクスなどを用いてのP形
−族化合物半導体の研磨治具へのはりつけ,
とりはずし,洗浄などを行うもので、かなりの時
間を必要とする。また、この工程中結晶の割れが
生じやすく、後の工程時間の増加および歩留りの
低下をもたらす。 Conventionally, for P-type compound semiconductors,
Au-based ohmic electrode materials such as gold (Au)-zinc (Zn) alloys or Al-based ohmic electrode materials such as aluminum (Al)-zinc (Zn) alloys are widely used. However, these materials
For example, it is used to manufacture infrared light emitting diodes and is applied to relatively low concentration P-type compound semiconductors such as P-type gallium arsenide (GaAs) doped with silicon (Si) formed by liquid phase growth. In this case, it is difficult to obtain ohmic contact simply by vacuum-depositing the electrode material on the surface of the P-type compound semiconductor and subjecting it to heat treatment. For this reason, Zn
The Au-based or Al-based electrode was formed after increasing the surface concentration by performing so-called P + diffusion using, for example, P + diffusion. However, this P + diffusion is −
In group compound semiconductors, the sealing diffusion method is usually used. That is, the diffusion source and −
A group compound semiconductor is vacuum sealed in a quartz tube, heat treated at a predetermined temperature for a predetermined time, and then a part of the quartz tube is rapidly cooled to separate out the evaporated diffusion source.
Stop the spread. In order to perform P + diffusion in this way, quite expensive equipment is required for vacuum sealing and heat treatment, and the semiconductor device manufacturing process takes a long time, which makes the P + diffusion process itself uneconomical . Along with the process, troublesome processes such as buffing are required. In other words, a part of the quartz tube is rapidly cooled when the P + diffusion is completed, but even if this process is done very skillfully, it is impossible to avoid a part of the diffusion source from depositing on the surface of the P type - group compound semiconductor. . If such deposits remain, serious problems such as peeling of the electrode material or an increase in contact resistance will occur in the subsequent electrode forming process. Therefore, it is necessary to remove the deposits, but since chemical methods such as etching cannot completely remove the deposits without damaging the P-type compound semiconductor, buffing is not necessary. It must be done by mechanical methods such as
This buffing process involves bonding the P-type compound semiconductor to a polishing jig using wax or the like.
It requires a considerable amount of time to remove and clean. Furthermore, crystal cracking is likely to occur during this process, resulting in an increase in subsequent process time and a decrease in yield.
以上のように、従来のオーム性電極の形成方法
においては、Au系あるいはAl系合金を用いてP+
拡散を行つて低抵抗接触するオーム性電極を得て
いたが、P+拡散工程導入に伴い、工程時間の増
加,半導体装置製造上の歩留りの低下,ひいては
半導体装置のコストの上昇をもたらすなどの多く
の欠点があつた。 As described above, in the conventional method of forming ohmic electrodes, P +
Diffusion was used to obtain ohmic electrodes with low resistance contact, but with the introduction of the P + diffusion process, there were problems such as an increase in process time, a decrease in the yield of semiconductor device manufacturing, and an increase in the cost of semiconductor devices. There were many shortcomings.
この発明は、上記欠点を除去するためになされ
たもので、比較的低濃度のP形−族化合物半
導体であるP形砒化ガリウムに対して、P+拡散
を行うことなく、低抵抗接触するオーム性電極の
形成方法を提供しようとするものである。 This invention was made to eliminate the above-mentioned drawbacks, and it is an ohm that makes low-resistance contact with P-type gallium arsenide, which is a relatively low concentration P-type compound semiconductor, without performing P + diffusion. The present invention seeks to provide a method for forming a sex electrode.
以下この発明について説明する。 This invention will be explained below.
まず、この発明の概要について説明すると、Si
の両性を利用して形成されたPN接合を有する液
相エピタキシヤルGaAsウエハを真空蒸着装置内
に装填する。この真空蒸着装置内を充分排気した
後、GaAsウエハを100℃〜450℃の温度に加熱す
る。その後、GaAsウエハのP形層表面上に亜鉛
(Zn),ニツケル(Ni)を蒸着する。この場合、
ZnおよびNiを別々のフイラメントに装填し、ま
ず、Znを、次いでNiを蒸着してもよいし、Znお
よびNiを同一フイラメントに装填して、フイラ
メントを加熱してZn,Niを蒸着してもよい。後
者の場合でも蒸気圧の高いZnがまずP形層表面
に被着し、ついでNiが蒸着され、Zn−Ni電極が
形成される。次にZn,Niが蒸着されたGaAsウエ
ハを冷却した後、真空蒸着装置内から取り出し、
別の不活性または還元性雰囲気(窒素または水素
など)の炉に入れ、これを450℃〜550℃の温度で
加熱する。なお、上記工程において、Zn−Niの
蒸着の際にGaAsウエハの加熱温度を100℃〜450
℃としたが、その理由は次のとおりである。 First, to explain the outline of this invention, Si
A liquid phase epitaxial GaAs wafer with a PN junction formed using the amphoteric nature of the wafer is loaded into a vacuum evaporation apparatus. After sufficiently evacuating the inside of this vacuum evaporation apparatus, the GaAs wafer is heated to a temperature of 100°C to 450°C. Thereafter, zinc (Zn) and nickel (Ni) are deposited on the surface of the P-type layer of the GaAs wafer. in this case,
You can load Zn and Ni into separate filaments and deposit Zn first and then Ni, or you can load Zn and Ni into the same filament and heat the filament to deposit Zn and Ni. good. Even in the latter case, Zn having a high vapor pressure is first deposited on the surface of the P-type layer, and then Ni is deposited to form a Zn--Ni electrode. Next, after cooling the GaAs wafer on which Zn and Ni have been deposited, it is taken out from the vacuum deposition equipment.
Place in a separate inert or reducing atmosphere (such as nitrogen or hydrogen) furnace and heat this to a temperature of 450°C to 550°C. In addition, in the above process, the heating temperature of the GaAs wafer was set at 100℃ to 450℃ during Zn-Ni vapor deposition.
The reason for this is as follows.
まず、100℃以下であつては、蒸着されたZn−
Niがはがれることがあるからであり、また、450
℃以下としたのは蒸着後、450℃またはそれ以上
の温度で熱処理されるため、蒸着時に450℃以上
に加熱する必要がないためである。これによりこ
の工程ではそれだけ消費電力が削減される。ま
た、Zn−Niの熱処理を不活性または還元性雰囲
気で行つたが、これはZn−Ni電極の酸化を防止
するためである。 First, if the temperature is below 100℃, the deposited Zn−
This is because Ni may peel off, and 450
The reason why the temperature is set to be below 0.degree. C. is because after vapor deposition, heat treatment is performed at a temperature of 450.degree. C. or higher, so there is no need to heat the temperature above 450.degree. C. during vapor deposition. This reduces power consumption in this process. Further, the heat treatment of Zn-Ni was performed in an inert or reducing atmosphere in order to prevent oxidation of the Zn-Ni electrode.
以上のようにして、比較的低濃度のP形GaAs
に対して低接触抵抗の電極が得られることを以下
に説明する。 As described above, relatively low concentration P-type GaAs
The fact that electrodes with low contact resistance can be obtained will be explained below.
まず、Siが添加されたP形GaAsにおいては、
両性であるSiがGa格子点よりAs格子点の方を多
く占めているためP形となつており、上記のよう
に不純物補償されているので、Znを拡散して得
られたP形GaAsに比してかなり低濃度になつて
いる。 First, in P-type GaAs doped with Si,
Since Si, which is amphoteric, occupies more As lattice points than Ga lattice points, it is P-type, and since the impurities are compensated as described above, P-type GaAs obtained by diffusing Zn The concentration is considerably lower compared to that of
さて、このようなSiが添加された液相エピタキ
シヤルGaAsウエハを6枚用意し、各GaAsウエハ
のP形層表面上に、上記のようにしてZn−Niを
真空蒸着する。Zn−Niが蒸着された各GaAsウエ
ハを不活性または還元性雰囲気中でそれぞれ430
℃,450℃,500℃,550℃,600℃および650℃の
各温度で各1枚熱処理を行う。次に前記GaAsウ
エハが所定の厚みになるようにN形GaAs層を研
磨した後、N形GaAs層表面を鏡面に仕上げ、こ
の面に金−ゲルマニウム(Au−Ge)合金(Ge含
有量12%)を用いて、適当な形状のN形電極を形
成する。このようにしてP形およびN形電極を形
成したGaAsウエハを第1図のような400μm×
400μmの赤外発光ダイオードペレツト6に分離
する。第1図の1がSiの両性を利用して形成され
たPN接合であり、2がP形GaAs層、3がN形
GaAs層、4がZn−Ni電極、5がAu−Ge電極で
ある。 Now, six such Si-doped liquid phase epitaxial GaAs wafers are prepared, and Zn--Ni is vacuum-deposited on the P-type layer surface of each GaAs wafer as described above. Each GaAs wafer with Zn−Ni deposited was heated for 430 min in an inert or reducing atmosphere.
℃, 450℃, 500℃, 550℃, 600℃ and 650℃. Next, after polishing the N-type GaAs layer so that the GaAs wafer has a predetermined thickness, the surface of the N-type GaAs layer is mirror-finished, and this surface is coated with a gold-germanium (Au-Ge) alloy (Ge content 12%). ) to form an appropriately shaped N-type electrode. A GaAs wafer with P-type and N-type electrodes formed in this way is 400μm×
Separate into 400 μm infrared light emitting diode pellets 6. In Figure 1, 1 is a PN junction formed using the amphoteric nature of Si, 2 is a P-type GaAs layer, and 3 is an N-type layer.
A GaAs layer, 4 a Zn-Ni electrode, and 5 an Au-Ge electrode.
上記赤外発光ダイオードペレツト6を6つの
Zn−Ni電極の熱処理条件に対してそれぞれ10個
ずつ、適当なヘツダに組立て順方向電流50mAに
おける順方向電圧を測定した。その結果を第2図
に示す。第2図a〜fはZn−Ni電極の熱処理温
度が、それぞれ430℃,450℃,500℃,550℃,
600℃,650℃の場合の順方向電圧の度数分布を示
すものである。また、第2図a〜fの各図に平均
値として表示したものは、10個の赤外発光ダイオ
ードペレツト6の順方向電圧の平均値である。な
お、Au−Ge電極はN形GaAsに対しては10-6
〔Ω・cm2〕というかなり低い接触抵抗を有してい
るので、赤外発光ダイオードペレツト6の順方向
電圧の大きさは、P形GaAsに対する電極の接触
抵抗の1つの尺度と考えられる。従来、P+拡散
を行いAu−Zn合金あるいはAl−Zn合金を用い
て、P形電極を形成した場合、前記順方向電圧は
1.25V程度となつている。さて、第2図bに示す
ように、450℃の熱処理が行われたZn−Ni電極は
従来のP+拡散を行つて得られた値と同程度の接
触抵抗を有している。熱処理温度を500℃,550℃
と上昇させると、第2図c,dのように、450℃
の場合よりZn−Ni電極の接触抵抗は若干高くな
るが、そのばらつきは小さく、オーム性となつて
おり、50mAにおける順方向電圧はいずれも1.3V
以下であり、実用に供し得る電極であると考えら
れる。熱処理温度が430℃の場合、第2図aに示
すように接触抵抗のばらつきが大きくなり、
500mAにおける順方向電圧も1.3Vを越えるよう
になる。また、第2図e,fに示すように、熱処
理温度を600℃以上にすると、さらに接触抵抗値
およびそのばらつきも大きくなり、実用に供し得
ないものとなる。 The above infrared light emitting diode pellets 6 are
For each Zn-Ni electrode heat treatment condition, 10 Zn-Ni electrodes were assembled on an appropriate header and the forward voltage was measured at a forward current of 50 mA. The results are shown in FIG. In Figure 2 a to f, the heat treatment temperatures of the Zn-Ni electrode are 430℃, 450℃, 500℃, 550℃, respectively.
This shows the frequency distribution of forward voltage at 600℃ and 650℃. Moreover, the average values shown in each of FIGS. 2a to 2f are the average values of the forward voltages of ten infrared light emitting diode pellets 6. Note that the Au-Ge electrode is 10 -6 for N-type GaAs.
Since it has a fairly low contact resistance of [Ω·cm 2 ], the magnitude of the forward voltage of the infrared light emitting diode pellet 6 can be considered as one measure of the contact resistance of the electrode to P-type GaAs. Conventionally, when a P-type electrode is formed using an Au-Zn alloy or an Al-Zn alloy by performing P + diffusion, the forward voltage is
It is about 1.25V. Now, as shown in FIG. 2b, the Zn--Ni electrode heat-treated at 450 DEG C. has a contact resistance comparable to that obtained by conventional P + diffusion. Heat treatment temperature: 500℃, 550℃
As shown in Figure 2 c and d, the temperature rises to 450℃.
The contact resistance of the Zn-Ni electrode is slightly higher than in the case of , but the variation is small and it is ohmic, and the forward voltage at 50 mA is 1.3 V in both cases.
It is considered that the electrode is suitable for practical use. When the heat treatment temperature is 430℃, the variation in contact resistance increases as shown in Figure 2a.
The forward voltage at 500mA also exceeds 1.3V. Further, as shown in FIGS. 2e and 2f, if the heat treatment temperature is set to 600° C. or higher, the contact resistance value and its dispersion further increase, making it impossible to put it into practical use.
なお、上記実施例ではSiを添加した液相エピタ
キシヤルGaAsウエハを用いて赤外発光ダイオー
ドを製作する場合について説明したが、この発明
はこれに限らず、他の任意の不純物を添加した比
較的低濃度のP形GaAsに対しても適用できるこ
とはいうまでもない。 In the above embodiment, an infrared light emitting diode was manufactured using a liquid phase epitaxial GaAs wafer doped with Si. Needless to say, this method can also be applied to low concentration P-type GaAs.
以上説明したようにこの発明は、電極材料とし
てZn−Niを用い、450℃〜550℃の温度で熱処理
を行うことにより、比較的低濃度のP形GaAsに
対して低抵抗接触したオーム性電極を容易に得る
ことができる。従つて、GaAs素子の製造工程に
おいて、P+拡散を行うことなく、低抵抗接触す
るオーム性電極が形成できるため、従来のような
P+拡散工程導入に伴う作業時間の増加,生産歩
留りの低下、ひいては素子のコスト上昇などの問
題点を一挙に解決できる利点がある。 As explained above, this invention uses Zn-Ni as an electrode material and heat-treats it at a temperature of 450°C to 550°C, thereby making an ohmic electrode in low-resistance contact with relatively low concentration P-type GaAs. can be easily obtained. Therefore, in the manufacturing process of GaAs devices, it is possible to form ohmic electrodes with low resistance contact without P + diffusion, making it possible to form ohmic electrodes with low resistance.
This method has the advantage of being able to solve all of the problems associated with the introduction of the P + diffusion process, such as increased work time, lower production yields, and increased device costs.
第1図はこの発明の製造方法により得られた
GaAs赤外発光ダイオードペレツトの断面図、第
2図a〜fは熱処理温度の異なる赤外発光ダイオ
ード順方向電圧の度数分布図である。
図中、1はPN接合、2はP形GaAs層、3はN
形GaAs層、4はZn−Ni電極、5はAu−Ge電
極、6は赤外発光ダイオードペレツトである。
Figure 1 is obtained by the manufacturing method of this invention.
The cross-sectional views of the GaAs infrared light emitting diode pellets in FIGS. 2a to 2f are frequency distribution diagrams of the forward voltage of the infrared light emitting diodes subjected to different heat treatment temperatures. In the figure, 1 is a PN junction, 2 is a P-type GaAs layer, and 3 is an N
4 is a Zn-Ni electrode, 5 is an Au-Ge electrode, and 6 is an infrared light emitting diode pellet.
Claims (1)
砒化ガリウム基体のP形層表面にZn,Ni層を真
空蒸着により形成し、しかる後450℃〜550℃の温
度で熱処理することを特徴とするP形砒化ガリウ
ムのオーム性電極の形成方法。1 P characterized in that a gallium arsenide substrate is heated, Zn and Ni layers are formed by vacuum evaporation on the P-type layer surface of the heated gallium arsenide substrate, and then heat treated at a temperature of 450°C to 550°C. Method for forming ohmic electrodes of gallium arsenide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9524078A JPS5521186A (en) | 1978-08-03 | 1978-08-03 | Ohmic electrode material for p-type 3-5 families compound semiconductor and forming method of ohmic electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9524078A JPS5521186A (en) | 1978-08-03 | 1978-08-03 | Ohmic electrode material for p-type 3-5 families compound semiconductor and forming method of ohmic electrode |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5521186A JPS5521186A (en) | 1980-02-15 |
JPS6238850B2 true JPS6238850B2 (en) | 1987-08-20 |
Family
ID=14132225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9524078A Granted JPS5521186A (en) | 1978-08-03 | 1978-08-03 | Ohmic electrode material for p-type 3-5 families compound semiconductor and forming method of ohmic electrode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5521186A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01307219A (en) * | 1988-06-03 | 1989-12-12 | Matsushita Electron Corp | Electrode forming method for semiconductor device |
-
1978
- 1978-08-03 JP JP9524078A patent/JPS5521186A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5521186A (en) | 1980-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4188710A (en) | Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films | |
US2789068A (en) | Evaporation-fused junction semiconductor devices | |
US4179534A (en) | Gold-tin-gold ohmic contact to N-type group III-V semiconductors | |
JPH0770474B2 (en) | Method for manufacturing compound semiconductor device | |
US2802759A (en) | Method for producing evaporation fused junction semiconductor devices | |
US3927225A (en) | Schottky barrier contacts and methods of making same | |
JPH0787187B2 (en) | Method for manufacturing GaAs compound semiconductor substrate | |
JPS6238850B2 (en) | ||
JPS6024074A (en) | Gallium arsenide semiconductor device and its manufacturing method | |
JPS6148776B2 (en) | ||
JPS5950213B2 (en) | N-type gallium arsenide ohmic electrode and its formation method | |
JPH04163970A (en) | Gallium nitride compound semiconductor light emitting element and manufacture thereof | |
JPH06120163A (en) | Forming of electrode of semiconductor device | |
US3515954A (en) | Ohmic contact to semiconductor | |
JPS6230710B2 (en) | ||
US20230420257A1 (en) | Chip with a Silicon Carbide Substrate | |
JPH0245976A (en) | Method for forming silicon carbide electrode | |
JP2708175B2 (en) | Method for manufacturing InSb planar photovoltaic element | |
US3493442A (en) | High voltage semiconductor device | |
JPS5931212B2 (en) | Method for manufacturing compound semiconductor device | |
US3167462A (en) | Method of forming alloyed regions in semiconductor bodies | |
JPH09106959A (en) | Ohmic electrode of compound semiconductor and formation thereof | |
JPS63126272A (en) | Formation of ohmic electrode of n-type gallium arsenide | |
US3424954A (en) | Silicon oxide tunnel diode structure and method of making same | |
JPS604214A (en) | Manufacture of semiconductor device |