JPS6236869A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPS6236869A JPS6236869A JP60175697A JP17569785A JPS6236869A JP S6236869 A JPS6236869 A JP S6236869A JP 60175697 A JP60175697 A JP 60175697A JP 17569785 A JP17569785 A JP 17569785A JP S6236869 A JPS6236869 A JP S6236869A
- Authority
- JP
- Japan
- Prior art keywords
- ultraviolet
- film
- semiconductor memory
- ultraviolet ray
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体記憶装置に係り、特に周辺回路におい
て所定の情報を記憶するために用いられる非消去型不揮
発性半導体記憶装置を具備した半導体装置に関する。
て所定の情報を記憶するために用いられる非消去型不揮
発性半導体記憶装置を具備した半導体装置に関する。
紫外線照射により情報が消去されない電気的に書き込み
可能な不揮発性半導体記憶装置は、所定の情報を任意に
記憶する際用いられる。例えば、この様な非消去型不揮
発性半導体記憶装置は、半導体記憶装置の冗長回路にお
いてメモリアレイの余分な行や列を不良ケ所と置き換え
る際の情報を記憶するものとして用いられる。
可能な不揮発性半導体記憶装置は、所定の情報を任意に
記憶する際用いられる。例えば、この様な非消去型不揮
発性半導体記憶装置は、半導体記憶装置の冗長回路にお
いてメモリアレイの余分な行や列を不良ケ所と置き換え
る際の情報を記憶するものとして用いられる。
この様な非消去型不揮発性半導体記憶装置は、ＥＰＲＯ
Ｍ等の不揮発性半導体記憶装置において電気的に書換え
可能々紫外線消去型不揮発性半導体装置と同様にフロー
ティング慕＝トを具備し、更に紫外線照射によりフロー
ティングゲートに蓄積した電子が放出しない様に、従来
ではアルミニウム膜等の被膜を用いてフローティングゲ
ートを覆い紫外線の侵入を防いでいた。以下、非消去型
不揮発性半導体記憶装置に関して述べる。
Ｍ等の不揮発性半導体記憶装置において電気的に書換え
可能々紫外線消去型不揮発性半導体装置と同様にフロー
ティング慕＝トを具備し、更に紫外線照射によりフロー
ティングゲートに蓄積した電子が放出しない様に、従来
ではアルミニウム膜等の被膜を用いてフローティングゲ
ートを覆い紫外線の侵入を防いでいた。以下、非消去型
不揮発性半導体記憶装置に関して述べる。
第３図に、従来の非消去型不揮発性半導体装置装置の一
例を示す。シリコン基板（３０１） Ｋソース（３０４
） 、 ドレイン（３０５） 、 フローティング
ゲート（３０２） 及びコントロールゲート（３０３）
から成る２８０Ｍを形成する。
例を示す。シリコン基板（３０１） Ｋソース（３０４
） 、 ドレイン（３０５） 、 フローティング
ゲート（３０２） 及びコントロールゲート（３０３）
から成る２８０Ｍを形成する。
この上にシリコン酸化膜（３１１）を介してアルミニウ
ム膜（３０９，３１０）を形成する。
ム膜（３０９，３１０）を形成する。
このＥＰＲＯＭの隣に素子分離領域を介して他の素子を
形成する。
形成する。
しかし、従来技術では、以下に示す問題点が有る。
上述した非消去型素子と隣に形成する素子の各々の電極
はｕｓＩ合金膜あるいは多結晶シリコンで通常形成され
る。しかし、これら配線間は相互に分離絶縁されなけれ
ばならない。それゆえ各々のアルミニウム配線（３０９
，３１０）間には当然隙間が生じる。この隙間が紫外線
侵入部（３１３）となり、外部から紫外線を照射した際
ここからアルミニウム膜（３０９）下に紫外線が侵入す
る。侵入した紫外線は、アルミニウム膜（３０９）とシ
リコン基板（３０１）間で反射を繰返してフローティン
グゲート（３０２）に達する。
はｕｓＩ合金膜あるいは多結晶シリコンで通常形成され
る。しかし、これら配線間は相互に分離絶縁されなけれ
ばならない。それゆえ各々のアルミニウム配線（３０９
，３１０）間には当然隙間が生じる。この隙間が紫外線
侵入部（３１３）となり、外部から紫外線を照射した際
ここからアルミニウム膜（３０９）下に紫外線が侵入す
る。侵入した紫外線は、アルミニウム膜（３０９）とシ
リコン基板（３０１）間で反射を繰返してフローティン
グゲート（３０２）に達する。
従って、紫外線照射時に紫外線がフローティングゲート
（３０２）に入射することを完全に防ぐことが出来ない
。そのため、長時間の紫外線照射によりフローテイング
ゲー） （３０２）からかなりの電子が放出され記憶情
報が失なわれる。
（３０２）に入射することを完全に防ぐことが出来ない
。そのため、長時間の紫外線照射によりフローテイング
ゲー） （３０２）からかなりの電子が放出され記憶情
報が失なわれる。
本発明の目的は、紫外線照射によるフローティングゲー
トからの蓄積電子の放出速度を低下させた非消去型不揮
発性半導体記憶装置を提供することである。
トからの蓄積電子の放出速度を低下させた非消去型不揮
発性半導体記憶装置を提供することである。
本発明は上記目的を達成するために、フローティングゲ
ートを覆う様に形成した被膜と、この被膜とフローティ
ングゲートと紫外線侵入部との間に存在する紫外線侵入
路に形成した紫外線減衰ノくターンとを設け、フローテ
ィングゲートに達する紫外線を極めて少なくした非消去
型不揮発性半導体記憶装置を提供する。
ートを覆う様に形成した被膜と、この被膜とフローティ
ングゲートと紫外線侵入部との間に存在する紫外線侵入
路に形成した紫外線減衰ノくターンとを設け、フローテ
ィングゲートに達する紫外線を極めて少なくした非消去
型不揮発性半導体記憶装置を提供する。
本発明の実施例を図面を用いて説明する。
第１図に本発明に係る不揮発性半導体記憶装置の実施例
である上面図（ａ）及びＡ−Ｂ線に沿った切断面を矢印
方向から見た断面図を示す。図に示す様に１シリコン基
板（１０１）に多結晶シリコンより成るフローティング
ゲート（１０２）及びコントロールゲー） （１０３）
、 ソース（１０４） 、 ドレイ／ （１０５
）から成るＰＲ，ＯＭを示す。素子分離領域（１０６）
はシリコン酸化膜より成り、これとシリコン基板（１０
１）の一部上に多結晶シリコンより成る紫外線減衰パタ
ーン（１０８）を形成する。この上にＦＲＯＭのソース
（１０４）と接続したアルミニウム合金膜（１０９）と
、ドレイン（１０７） 、 コントロールゲート（１
０３）の各電極と接続したアルミニウム合金膜（１１０
Ａ、 ｌｌ０Ｂ）とをシリコン酸化膜（１１１）を介し
て形成する。
である上面図（ａ）及びＡ−Ｂ線に沿った切断面を矢印
方向から見た断面図を示す。図に示す様に１シリコン基
板（１０１）に多結晶シリコンより成るフローティング
ゲート（１０２）及びコントロールゲー） （１０３）
、 ソース（１０４） 、 ドレイ／ （１０５
）から成るＰＲ，ＯＭを示す。素子分離領域（１０６）
はシリコン酸化膜より成り、これとシリコン基板（１０
１）の一部上に多結晶シリコンより成る紫外線減衰パタ
ーン（１０８）を形成する。この上にＦＲＯＭのソース
（１０４）と接続したアルミニウム合金膜（１０９）と
、ドレイン（１０７） 、 コントロールゲート（１
０３）の各電極と接続したアルミニウム合金膜（１１０
Ａ、 ｌｌ０Ｂ）とをシリコン酸化膜（１１１）を介し
て形成する。
更に、この上に保護膜（１１２）を形成する。
（ａ）図で太線で示す領域は、アルミニウム合金膜であ
る。
る。
１し０鴫庄か。
２８０Ｍのソース（１０４）と接続したアルミニウム合
金膜（１０９）でフローティングゲート（１０２）を覆
うことにより、ソース（１０４）側からの紫外線の侵入
を防止している。
金膜（１０９）でフローティングゲート（１０２）を覆
うことにより、ソース（１０４）側からの紫外線の侵入
を防止している。
上述した本発明の実施例では以下の効果を有する０
Ｐｆ（、ＯＭのソース（１０４）と接続したアルミニウ
ム合金膜（１０９）と、ドレイン（１０７）と接続した
アルミニウム合金膜（ＩＩＯＡ）との間に生じる隙間で
ある紫外線侵入部（１１３）から侵入した紫外線はアル
ミニウム合金膜（１０９）とシリコン基板（１０１）
。
ム合金膜（１０９）と、ドレイン（１０７）と接続した
アルミニウム合金膜（ＩＩＯＡ）との間に生じる隙間で
ある紫外線侵入部（１１３）から侵入した紫外線はアル
ミニウム合金膜（１０９）とシリコン基板（１０１）
。
更にはアルミニウム合金膜（１０９）と紫外線減衰・（
ターン（１０８）及びアルミニウム膜（１０９）とシリ
コン基板（１０１）間で反射を繰返し減衰していく。と
ころで、多結晶シリコンより成る紫外線減衰ノ（ターン
（ｔＯＳ）は紫外線を吸収する割合が高い。
ターン（１０８）及びアルミニウム膜（１０９）とシリ
コン基板（１０１）間で反射を繰返し減衰していく。と
ころで、多結晶シリコンより成る紫外線減衰ノ（ターン
（ｔＯＳ）は紫外線を吸収する割合が高い。
従って、紫外線は反射を繰返す度に紫外線減衰ノくター
ン（１０８）に計いて吸収される。
ン（１０８）に計いて吸収される。
更に、アルミニウム膜（１０９）とシリコン基板（１０
１）間に紫外線減衰パターン（１０８）を形成すること
Ｋより、紫外線侵入路（１１４）が狭くなる。
１）間に紫外線減衰パターン（１０８）を形成すること
Ｋより、紫外線侵入路（１１４）が狭くなる。
従って、侵入した紫外線がアルミニウム膜（１０９）と
紫外線減衰パターン（１０８）間で反射する回数は、従
来のアルミニウム膜とシリコン基板間で反射する回数と
比較して多くなり、吸収される割合が高くなる。
紫外線減衰パターン（１０８）間で反射する回数は、従
来のアルミニウム膜とシリコン基板間で反射する回数と
比較して多くなり、吸収される割合が高くなる。
以上により、紫外線侵入部（１１３）から侵入した紫外
線は７０−テイングゲー） （１０２）に達する前にそ
のほとんどが減衰するので、フローティングゲー） （
１０２）に蓄積した電子は放出されることなく非消去ｇ
Ｆ ＲＯＭの誤動作を防止することが出来る。実際に
は、紫外線減衰パターン（１０８）を形成したＦＲＯＭ
のフローティングゲートの電圧が減少する割合は少ない
ので、必要となる書込み電圧が５〔Ｖ〕から３〔ｖ〕に
低下する時間を、紫外線減衰パターン（１０８）を形成
しない場合比較すると、３倍以上の値となり長時間の紫
外線照射に耐えることが可能である。
線は７０−テイングゲー） （１０２）に達する前にそ
のほとんどが減衰するので、フローティングゲー） （
１０２）に蓄積した電子は放出されることなく非消去ｇ
Ｆ ＲＯＭの誤動作を防止することが出来る。実際に
は、紫外線減衰パターン（１０８）を形成したＦＲＯＭ
のフローティングゲートの電圧が減少する割合は少ない
ので、必要となる書込み電圧が５〔Ｖ〕から３〔ｖ〕に
低下する時間を、紫外線減衰パターン（１０８）を形成
しない場合比較すると、３倍以上の値となり長時間の紫
外線照射に耐えることが可能である。
また、紫外線減衰パターン（１０８）は多結晶シリコン
より成り、これはフローティングゲート（１０２）また
はコントロールゲート（１０３）と同一材料である。従
って、紫外線減衰パターン（１，０８）を形成する工程
は、フローティングゲート（１０２）またはコントロー
ルゲート（１０３）を形成する工程と同時に行なうこと
が可能であり、複雑な手間を要するプロセス工程を必要
としない。
より成り、これはフローティングゲート（１０２）また
はコントロールゲート（１０３）と同一材料である。従
って、紫外線減衰パターン（１，０８）を形成する工程
は、フローティングゲート（１０２）またはコントロー
ルゲート（１０３）を形成する工程と同時に行なうこと
が可能であり、複雑な手間を要するプロセス工程を必要
としない。
また、紫外線減衰パターン（１０８）を形成することに
より、フローティングゲート（１０２）と紫外線侵入部
（１１３）間の紫外線侵入通路（１１４）の距離を短か
くしても誤動作を生じない。実際には、紫外線減衰パタ
ーン（１０Ｂ）を形成しない場合の約りの距離に低減す
ることが可能である。
より、フローティングゲート（１０２）と紫外線侵入部
（１１３）間の紫外線侵入通路（１１４）の距離を短か
くしても誤動作を生じない。実際には、紫外線減衰パタ
ーン（１０Ｂ）を形成しない場合の約りの距離に低減す
ることが可能である。
上述した効果より、長時間の紫外線照射による誤動作の
発生率が極めて少なく、高集積化の可能な非消去型不揮
発性半導体記憶装置（ＰＲ，ＯＭ）を得ることが出来る
。
発生率が極めて少なく、高集積化の可能な非消去型不揮
発性半導体記憶装置（ＰＲ，ＯＭ）を得ることが出来る
。
第２図に、本発明に係る不揮発性半導体記憶装置の他の
実施例である断面図を示す。
実施例である断面図を示す。
シリコン基板（２０１）に多結晶シリコンより成るフロ
ーティ／タケ−） （２０２） 及Ｕ：コントロールケ
ー） （２０３） 、 ソース（２０４） 、 ドレ
イン（２０５）から成る２８０Ｍを形成する。素子分離
領域（２０６）はシリコン酸化膜より成り、これとシリ
コン基板（２０１）の一部上に二層の多結晶シリコンよ
り成る紫外線減衰パターン（２０８）を形成する。この
上に、第１図に示した様にアルミニウム合金膜（２ｏｃ
＋、 ２１０） 。
ーティ／タケ−） （２０２） 及Ｕ：コントロールケ
ー） （２０３） 、 ソース（２０４） 、 ドレ
イン（２０５）から成る２８０Ｍを形成する。素子分離
領域（２０６）はシリコン酸化膜より成り、これとシリ
コン基板（２０１）の一部上に二層の多結晶シリコンよ
り成る紫外線減衰パターン（２０８）を形成する。この
上に、第１図に示した様にアルミニウム合金膜（２ｏｃ
＋、 ２１０） 。
更に保護膜（２１２）を形成する。
上述した本発明の他の実施例では以下の効果を有する。
二層の多結晶シリコンから成る紫外線減衰パターン（２
０８）は、一層の多結晶シリコンから成るものよりも紫
外線を吸収する割合が高いため、紫外線の減衰効果が向
上する。
０８）は、一層の多結晶シリコンから成るものよりも紫
外線を吸収する割合が高いため、紫外線の減衰効果が向
上する。
また、紫外線減衰パターン（２０８）は二層の多結晶シ
リコンより成り、これはフローティングゲート（２０２
）及びコントロールゲー） （２０３）と同一の構造で
ある。従って、紫外線減衰パターン（２０８）を形成す
る工程は、フローティングゲー） （２０２）及びコン
トロールゲー） （２０３）を形成する工程と同時に行
なうことが可能であり、複雑な手間を要スルプロセス工
程を必要とし寿い。
リコンより成り、これはフローティングゲート（２０２
）及びコントロールゲー） （２０３）と同一の構造で
ある。従って、紫外線減衰パターン（２０８）を形成す
る工程は、フローティングゲー） （２０２）及びコン
トロールゲー） （２０３）を形成する工程と同時に行
なうことが可能であり、複雑な手間を要スルプロセス工
程を必要とし寿い。
また、第１図に示した実施例と同様、不揮発性半導体記
憶装置の微細化にも寄与する。
憶装置の微細化にも寄与する。
なお、本発明は上記２つの実施例に限定されることなく
要旨を脱しない範囲で変更してもよいことは当然である
。
要旨を脱しない範囲で変更してもよいことは当然である
。
例えば、紫外線減衰パターンの材料は多結晶シリコンに
限らず窒化シリコン（Ｓｉ！１Ｎ４）、オキシナイトラ
イド（ＳｉＯＮ）及び酸化シリコン（Ｓｉｎ２）等のう
ちどれでもよい。更に、紫外線減衰パターンは一層及び
二層に限らず三層以上でもよい。
限らず窒化シリコン（Ｓｉ！１Ｎ４）、オキシナイトラ
イド（ＳｉＯＮ）及び酸化シリコン（Ｓｉｎ２）等のう
ちどれでもよい。更に、紫外線減衰パターンは一層及び
二層に限らず三層以上でもよい。
従って、第２図に示した実施例において、紫外線減衰パ
ターン（２０Ｂ）の二層の多結晶シリコン間の層を窒化
シリコン（Ｓｉ、Ｎ、）で形成してもよく、実際にはこ
ちらの方が優れた紫外線減衰効果が得られる。
ターン（２０Ｂ）の二層の多結晶シリコン間の層を窒化
シリコン（Ｓｉ、Ｎ、）で形成してもよく、実際にはこ
ちらの方が優れた紫外線減衰効果が得られる。
また、紫外線減衰パターンを形成する場所は、紫外線侵
入部と７０−ティングゲート間に存在する紫外線侵入路
であればどこでもよく限定されることはない。
入部と７０−ティングゲート間に存在する紫外線侵入路
であればどこでもよく限定されることはない。
また、紫外線減衰パターンの形状も限定されることはな
い。
い。
また、紫外線減衰パターンとその上のアルミニウム合金
膜の一部が接合してもしかくでもよい。
膜の一部が接合してもしかくでもよい。
第１図には接合しない実施例、第２図には接合した実施
例を示したが、当然これに限定されることはない。
例を示したが、当然これに限定されることはない。
本発明によれば、非消去型素子を有する不揮発性半導体
記憶装置において、フローティングゲートと紫外線侵入
部間に存在する紫外線侵入路に紫外線減衰パターンを形
成したので、紫外線照射による誤動作の発生を極めて少
なくし微細化した不揮発性半導体記憶装置を提供するこ
とが出来る。
記憶装置において、フローティングゲートと紫外線侵入
部間に存在する紫外線侵入路に紫外線減衰パターンを形
成したので、紫外線照射による誤動作の発生を極めて少
なくし微細化した不揮発性半導体記憶装置を提供するこ
とが出来る。
第１図は本発明に係る不揮発性半導体記憶装置の実施例
を示すもので（ａ）は上面図、（ｂ）はＡ−Ｂ線に沿っ
た切断面を矢印方向から見た断面図。 第２図は本発明に係る不揮発性半導体記憶装置の他の実
施例を示す断面図、第３図は従来の不揮発性半導体記憶
装置の一例を示す断面図である。 １０２、２０２．３０２・・・フローティングゲート。 １０８、２０８・・・紫外線減衰パターン。 １１３、２１３．３１３・・・紫外線侵入部。 １１４、２１４．３１４・・・紫外線侵入通路。 代理人 弁理士 則 近 憲 佑 同 大胡典夫
を示すもので（ａ）は上面図、（ｂ）はＡ−Ｂ線に沿っ
た切断面を矢印方向から見た断面図。 第２図は本発明に係る不揮発性半導体記憶装置の他の実
施例を示す断面図、第３図は従来の不揮発性半導体記憶
装置の一例を示す断面図である。 １０２、２０２．３０２・・・フローティングゲート。 １０８、２０８・・・紫外線減衰パターン。 １１３、２１３．３１３・・・紫外線侵入部。 １１４、２１４．３１４・・・紫外線侵入通路。 代理人 弁理士 則 近 憲 佑 同 大胡典夫
Claims (3)
- （１）フローティングゲートを覆う様に形成した被膜と
、この被膜と前記フローティングゲートと紫外線侵入部
との間に存在する紫外線侵入路に形成した紫外線減衰パ
ターンとを具備したことを特徴とする不揮発性半導体記
憶装置。 - （２）前記紫外線減衰パターンが二層以上の膜で形成さ
れる特許請求の範囲第１項記載の不揮発性半導体記憶装
置。 - （３）前記紫外線減衰パターンが多結晶シリコン、窒化
シリコン、オキシナイトライド及び酸化シリコンのうち
少なくとも１つから形成される特許請求の範囲第１項記
載の不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175697A JPS6236869A (ja) | 1985-08-12 | 1985-08-12 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175697A JPS6236869A (ja) | 1985-08-12 | 1985-08-12 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236869A true JPS6236869A (ja) | 1987-02-17 |
Family
ID=16000664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175697A Pending JPS6236869A (ja) | 1985-08-12 | 1985-08-12 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236869A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070378A (en) * | 1988-09-22 | 1991-12-03 | Nec Corporation | Eprom erasable by uv radiation having redundant circuit |
| US7726692B2 (en) | 2003-12-01 | 2010-06-01 | Honda Motor Co., Ltd. | Steering handle and steering system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662371A (en) * | 1979-10-26 | 1981-05-28 | Fujitsu Ltd | Semiconductor device |
-
1985
- 1985-08-12 JP JP60175697A patent/JPS6236869A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662371A (en) * | 1979-10-26 | 1981-05-28 | Fujitsu Ltd | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070378A (en) * | 1988-09-22 | 1991-12-03 | Nec Corporation | Eprom erasable by uv radiation having redundant circuit |
| US7726692B2 (en) | 2003-12-01 | 2010-06-01 | Honda Motor Co., Ltd. | Steering handle and steering system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2764043B2 (ja) | 紫外線透過窒化シリコン | |
| US4519050A (en) | Radiation shield for an integrated circuit memory with redundant elements | |
| US4758869A (en) | Nonvolatile floating gate transistor structure | |
| JP3174963B2 (ja) | Ｅｐｒｏｍセルの放射線遮蔽構造 | |
| JPH0287577A (ja) | 浮遊ゲート型不揮発性半導体記憶装置 | |
| US5917214A (en) | Split gate flash memory unit | |
| US20030096476A1 (en) | Protective layer in memory device and method therefor | |
| US4530074A (en) | Radiation shield for a portion of a radiation sensitive integrated circuit | |
| JPH061840B2 (ja) | 光遮へい型ｕｐｒｏｍ | |
| JPS6236869A (ja) | 不揮発性半導体記憶装置 | |
| JP3151011B2 (ja) | 冗長回路用非消去可能ｅｐｒｏｍセル | |
| US6083792A (en) | Manufacturing process of a split gate flash memory unit | |
| EP0518000B1 (en) | Non-volatile semiconductor memory device and method for manufacturing the same | |
| US5763308A (en) | Method for fabricating flash memory cells using a composite insulating film | |
| JP2904498B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| JPS63310180A (ja) | 半導体メモリ装置 | |
| JP5096757B2 (ja) | 半導体装置 | |
| KR100260561B1 (ko) | 반도체 장치의 보호막 제조방법 | |
| JPH06132542A (ja) | 半導体装置 | |
| JPH10189774A (ja) | 半導体記憶素子及びその製造方法、並びに半導体記憶装置 | |
| KR940008731B1 (ko) | 불휘발성 메모리 | |
| JP2567025B2 (ja) | 半導体集積回路 | |
| JP2907225B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6149475A (ja) | 紫外線照射型半導体装置 | |
| JPH05299661A (ja) | 不揮発性半導体装置 |