[go: up one dir, main page]

JPS6231825B2 - - Google Patents

Info

Publication number
JPS6231825B2
JPS6231825B2 JP12868182A JP12868182A JPS6231825B2 JP S6231825 B2 JPS6231825 B2 JP S6231825B2 JP 12868182 A JP12868182 A JP 12868182A JP 12868182 A JP12868182 A JP 12868182A JP S6231825 B2 JPS6231825 B2 JP S6231825B2
Authority
JP
Japan
Prior art keywords
probe
semiconductor wafer
electrode pad
image
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12868182A
Other languages
Japanese (ja)
Other versions
JPS5917260A (en
Inventor
Yasumasa Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12868182A priority Critical patent/JPS5917260A/en
Publication of JPS5917260A publication Critical patent/JPS5917260A/en
Publication of JPS6231825B2 publication Critical patent/JPS6231825B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 この発明は、半導体ウエハの試験方法に係り、
特に半導体ウエハと電気特性試験用探針(以下プ
ローブと称す)の接合方法に関するものである。
[Detailed Description of the Invention] The present invention relates to a method for testing semiconductor wafers,
In particular, it relates to a method of bonding a semiconductor wafer and an electrical property testing probe (hereinafter referred to as a probe).

第1図および第2図は半導体ウエハを試験する
従来の半導体試験装置の概略図であり、図におい
て1は固定ステージ、2は固定ステージ1上に取
り付けられた第1ガイドレール、3はこの第1ガ
イドレール2上をX軸方向(第1図において左右
方向)に案内される第1可動ステージ、4はこの
第1可動ステージ3上に取り付けられた第2ガイ
ドレール、5は第2ガイドレール4上をY軸方向
に案内される第2可動ステージ、6はこの第2可
動ステージ5上に設けられ回転角度調整が出来、
かつ第2可動ステージ5と共にX―Y方向に自在
に案内されるチヤツクトツプ、7はこのチヤツク
トツプ6上に載置固定され、試験される半導体ウ
エハ、7aは半導体ウエハ7上に多数形成された
半導体素子、7bは半導体素子7a上に複数形成
された電極パツド、8は中心部に開口部8aを有
し前記固定ステージ1上の対向位置に設けられた
テストヘツド、9はこのテストヘツド8の下面に
取り付けられ、テストヘツド8の開口部8aと同
心円の開口部9aを有するアダプターカード、1
0はこのアダプターカード9の開口部に回転可能
な状態にセツトされたドーナツ盤状絶縁基板から
成るプローブカード、11はこのプローブカード
10の絶縁基板上に一端が植設され他端が中央の
開口部10aにおいて前記電極パツド7bのパタ
ーンに対応した配置となるように装着された複数
のプローブ、12は前記プローブカード10の回
転角度を調整するための角度調整用つまみ、13
は前記プローブ11の先端部と電極パツド7bを
同時に観察するために前記テストヘツド8の開口
部の上部に設けられた顕微鏡、14は前記チヤツ
クトツプ6上に載置回定された半導体ウエハ7の
載置方向とチヤツクトツプ6の移動位置を記憶お
よび制御する制御部である。
1 and 2 are schematic diagrams of conventional semiconductor testing equipment for testing semiconductor wafers. In the figures, 1 is a fixed stage, 2 is a first guide rail attached to the fixed stage 1, and 3 is this first guide rail. 1 A first movable stage guided in the X-axis direction (horizontal direction in FIG. 1) on a guide rail 2; 4 a second guide rail attached to the first movable stage 3; 5 a second guide rail. A second movable stage 6 is guided on the second movable stage 4 in the Y-axis direction, and the rotation angle can be adjusted.
A chuck top 7 is mounted and fixed on the chuck top 6 and is freely guided in the XY direction together with the second movable stage 5, and a semiconductor wafer to be tested; 7a is a semiconductor wafer formed in large numbers on the semiconductor wafer 7; , 7b is a plurality of electrode pads formed on the semiconductor element 7a, 8 is a test head which has an opening 8a in the center and is placed opposite to the fixed stage 1, and 9 is attached to the lower surface of the test head 8. , an adapter card having an opening 9a concentric with the opening 8a of the test head 8, 1
0 is a probe card made of a donut disk-shaped insulating substrate that is rotatably set in the opening of this adapter card 9, and 11 is a probe card that has one end planted on the insulating substrate of this probe card 10 and the other end that has an opening in the center. A plurality of probes are mounted in the portion 10a so as to be arranged in accordance with the pattern of the electrode pads 7b; 12 is an angle adjustment knob for adjusting the rotation angle of the probe card 10; 13;
14 is a microscope installed above the opening of the test head 8 in order to simultaneously observe the tip of the probe 11 and the electrode pad 7b; 14 is a microscope on which the semiconductor wafer 7 placed and rotated is placed on the chuck top 6; This is a control section that stores and controls the direction and movement position of the chuck top 6.

この様に構成された半導体試験装置において、
電極パツド7bとプローブ11の接合方法は次の
様に行なわれる。
In the semiconductor test equipment configured in this way,
The electrode pad 7b and the probe 11 are joined as follows.

まず、チヤツクトツプ6上に載置された特性試
験を行なうべき1枚目の半導体ウエハ7は、制御
部14の制御のもとにチヤツクトツプ6に固定さ
れあらかじめ定められた方向に載置角度の修正が
行なわれた後、載置位置から第1および第2のガ
イドレール2,4に案内されてプローブカード1
0の真下の調整位置に移動する。次に顕微鏡13
により、プローブ11と半導体ウエハ7上に形成
されたもののいずれか1つの半導体素子7aの電
極パツド7bを観察して姿勢調整を行なう。この
姿勢調整はチヤツクトツプ6を第1および第2の
ガイドレール2,4上をX―Y方向に移動させ、
プローブ11の各々の先端の真下に電極パツド7
bが各々対向する様にする。次に定められた方向
にセツトされた電極パツド7bに対しプローブ1
1の角度ずれがある場合には、角度調整用つまみ
12によつてプローブカード10を回転させ、プ
ローブ11の角度を電極パツド7bに合わせる。
この時、プローブカード10の角度調整によつて
生じたプローブ11と電極パツド7bのX―Y方
向のずれは、再度チヤツクトツプ6を調整して電
極パツド7bをプローブ11に対向させる様に位
置合せを行なう。このチヤツクトツプ6のX―Y
方向への調整とプローブカード10の角度調整
は、各電極パツド7bと各プローブ11が一対一
に対向するまで繰り返す。この様にして半導体ウ
エハ7上に多数形成された半導体素子7aの1つ
に関する電極パツド7bとプローブ11との姿勢
調整、つまり対向位置合せが完了した後、チヤツ
クトツプ6を上昇させ、プローブ11と電極パツ
ド7bとを接合させ、所望の特性試験を行なうも
のである。この様にして、半導体ウエハ7の1つ
の半導体素子7aの特性試験終了後同様にしてこ
の半導体ウエハ7上の半導体素子7a群のX―Y
方向の配列位置をもつて記憶させた制御部14の
制御のもとに個々の半導体素子7aの電極パツド
7bとプローブ11との位置合せは順番に行なわ
れ、その都度チヤツクトツプ6が上方に動き接合
も自動的に行なわれるものである。
First, the first semiconductor wafer 7 to be subjected to a characteristic test placed on the chuck top 6 is fixed to the chuck top 6 under the control of the control section 14, and the mounting angle is corrected in a predetermined direction. After this, the probe card 1 is guided from the mounting position by the first and second guide rails 2 and 4.
Move to the adjustment position directly below 0. Next, microscope 13
Accordingly, the probe 11 and the electrode pad 7b of one of the semiconductor elements 7a formed on the semiconductor wafer 7 are observed and the posture is adjusted. This attitude adjustment is performed by moving the chuck top 6 on the first and second guide rails 2, 4 in the X-Y direction,
An electrode pad 7 is placed directly below the tip of each probe 11.
b so that they are facing each other. Next, the probe 1 is applied to the electrode pad 7b set in a predetermined direction.
If there is an angle deviation of 1, the probe card 10 is rotated using the angle adjusting knob 12 to adjust the angle of the probe 11 to the electrode pad 7b.
At this time, to correct the deviation in the X-Y direction between the probe 11 and the electrode pad 7b caused by adjusting the angle of the probe card 10, adjust the chuck top 6 again and align the electrode pad 7b so that it faces the probe 11. Let's do it. This chuck top 6 X-Y
The direction adjustment and the angle adjustment of the probe card 10 are repeated until each electrode pad 7b and each probe 11 face one-on-one. After the attitude adjustment of the probe 11 and the electrode pad 7b with respect to one of the semiconductor elements 7a formed in large numbers on the semiconductor wafer 7 in this way, that is, the facing alignment is completed, the chuck top 6 is raised, and the probe 11 and the electrode The pad 7b is then joined to conduct desired characteristic tests. In this way, after the characteristic test of one semiconductor element 7a on the semiconductor wafer 7 is completed, the X-Y
The electrode pads 7b of the individual semiconductor elements 7a and the probes 11 are aligned in sequence under the control of the control unit 14, which stores the arrangement positions in the directions, and each time the chuck top 6 moves upward and joins. is also done automatically.

また、前記対向位置合せ完了時のチヤツクトツ
プ6のX―Y位置を制御部14に記憶させておく
ことにより、同じロツトの2枚目以後の半導体ウ
エハ7に関しても、チヤツクトツプ6上に載置し
て制御部14を作動させるだけで自動的に電極パ
ツド7bとプローブ11との対向位置合せと接合
が行なわれるものである。
Furthermore, by storing the XY position of the chuck top 6 at the time when the facing alignment is completed in the control unit 14, the second and subsequent semiconductor wafers 7 of the same lot can be placed on the chuck top 6. Simply by operating the control section 14, the electrode pads 7b and the probes 11 are automatically aligned and bonded to each other.

しかるに、この装置にあつては顕微鏡13を介
してプローブ11とその下に見える電極パツド7
bを同時に観察しながら位置合せを行つているも
のであるので、最近とみに高集積度化される半導
体素子7aに関しては不都合が生じてきた。例え
ば100個以上の電極パツド7bを有する半導体素
子7aの出現により、プローブ11としてはそれ
に相応する100本以上のものが必要となり、前記
従来方法による顕微鏡13を用いた観察ではこれ
ら多数のプローブ11に視野を防げられてその下
にある電極パツド7bを観察することが出来ず。
従つて電極パツド7bとプローブ11との対向位
置合せが出来ない欠点があつた。
However, in this device, the probe 11 and the electrode pad 7 visible below it can be seen through the microscope 13.
Since positioning is performed while simultaneously observing .b, there has been a problem with semiconductor devices 7a, which have recently become highly integrated. For example, with the advent of semiconductor elements 7a having more than 100 electrode pads 7b, more than 100 corresponding probes 11 are required, and in observation using the microscope 13 according to the conventional method, Since the field of view was blocked, it was not possible to observe the electrode pad 7b underneath.
Therefore, there was a drawback that the electrode pad 7b and the probe 11 could not be aligned facing each other.

この発明は上記欠点に鑑み成されたもので、半
導体ウエハとプローブを互いにずれた調整位置に
置き、この半導体ウエハに形成された半導体素子
の「主面を第1のTVカメラで撮影するととも
に、プローブの先端側からその接触部を第2の
TVカメラで撮影し、」この各々の像を同一画面上
に重ねて表示しながら、半導体素子の電極パツド
の像とプローブの接合面の像を合致させる相対的
な姿勢調整をして、多数の電極パツドを有する半
導体素子の電極パツドとプローブとの位置合せを
容易ならしめることを目的とするものである。
The present invention has been made in view of the above-mentioned drawbacks, and involves placing a semiconductor wafer and a probe at adjusted positions shifted from each other, and photographing the main surface of a semiconductor element formed on the semiconductor wafer with a first TV camera. Insert the contact part from the tip of the probe into the second
The images are taken with a TV camera, and while displaying these images superimposed on the same screen, the relative posture is adjusted to match the image of the electrode pad of the semiconductor element and the image of the bonding surface of the probe. The object of this invention is to facilitate alignment of electrode pads of a semiconductor element having electrode pads and a probe.

以下にこの発明の一実施例を、第3図および第
4図に示す半導体試験装置の概略図に基づいて説
明すると、図において15はテストヘツド8の側
面に取り付けられ、半導体ウエハ7上に形成され
た半導体素子7aの電極パツド7bを調整位置に
おいて撮影するためのチツプ撮影用テレビカメ
ラ、16はプローブ11真下の位置に形成された
固定ステージ1の開口部1aの下部に取り付けら
れ、この開口部1aを介してプローブ11が半導
体素子7aの電極パツド7bに接合する部分、つ
まり先端部分のみを鮮明に撮影するプローブ撮影
用テレビカメラ、17はこのプローブ撮影用テレ
ビカメラ16の接眼レンズ、18はこの接眼レン
ズ17に描かれたモニタ用クロスラインであり、
第1ガイドレール2および第2ガイドレール4と
平行関係にあり、半導体素子7aおよびプローブ
11が平行関係に保たれているのを見る指標とな
るものである。19は前記チツプ撮影用テレビカ
メラ15とプローブ撮影用テレビカメラ16の
各々で映された電極パツド7bとプローブ11の
像を同一画面上に重ねて表示するモニタテレビで
ある。
An embodiment of the present invention will be described below based on the schematic diagrams of a semiconductor testing apparatus shown in FIGS. A television camera 16 for photographing the chip for photographing the electrode pad 7b of the semiconductor element 7a at the adjusted position is attached to the lower part of the opening 1a of the fixed stage 1 formed directly below the probe 11. A television camera for photographing a probe that clearly photographs only the portion where the probe 11 is joined to the electrode pad 7b of the semiconductor element 7a, that is, the tip portion, 17 is an eyepiece of the television camera 16 for photographing the probe, and 18 is an eyepiece of this television camera for photographing a probe. It is a monitor cross line drawn on the lens 17,
It is in a parallel relationship with the first guide rail 2 and the second guide rail 4, and serves as an indicator to see that the semiconductor element 7a and the probe 11 are maintained in a parallel relationship. Reference numeral 19 denotes a monitor television that displays images of the electrode pad 7b and the probe 11 taken by the chip photographing television camera 15 and the probe photographing television camera 16, respectively, in a superimposed manner on the same screen.

次にこの様に構成された半導体試験装置におい
て、半導体ウエハ7の電極パツド7bとプローブ
11との接合は次の様に行なわれる。
Next, in the semiconductor testing apparatus constructed in this way, the electrode pads 7b of the semiconductor wafer 7 and the probes 11 are bonded together as follows.

まず、従来例と同じくチヤツクトツプ6上に載
置された特性試験を行なうべき1枚目の半導体ウ
エハ7は、制御部14の制御のもとにチヤツクト
ツプ6に固定され、あらかじめ定められた方向に
載置角度の調整が行なわれた後、載置位置からプ
ローブカード10の真下に移動する。次にチヤツ
クトツプ6をチツプ撮影用テレビカメラ15真下
の調整位置に移動させ、この位置においてチツプ
撮影用テレビカメラ15で撮影された半導体素子
7aの像と、プローブ撮影用テレビカメラ16で
撮影されたプローブ11の接触部側の像が重ねて
映し出されたモニタテレビ19を観察して相対的
な姿勢調整を行なう。この時、半導体素子7aと
プローブ11はそれぞれに焦点が合わされて撮影
されるので、モニタテレビ19には鮮明な像が映
るものである、プローブ11においては位置合せ
に必要となる半導体素子7aの電極パツド7bと
の接合面のみがモニタテレビ19に映されるので
相対的な姿勢調整には都合の良いものである。こ
の姿勢調整はチヤツクトツプ6を第1および第2
ガイドレール2,4上をX―Y方向に移動させ、
電極パツド7bの像がプローブ11の像に重なり
合うように位置調整を行なう。次に定められた方
向にセツトされた電極パツド7bに関する像に対
しプローブ11の像の角度ずれがある場合には、
角度調整用つまみ12によつてプローブカード1
0を回転させプローブ11の像の角度を電極パツ
ド7bの像に合わせる。プローブカード10の角
度調整によつて生じたプローブ11の像と電極パ
ツド7bの像のX―Y方向のずれは、再度チヤツ
クトツプ6を調整して電極パツド7bの像をプロ
ーブ11の像に重ね合わせる様に位置合せを行な
う。このチヤツクトツプ6のX―Y方向への調整
とプローブカード10の角度調整は、各電極パツ
ド7bの像と各プローブ11の像が第4図に示す
ように一対一に重なり合うまで繰り返す。この様
にしてチツプ撮影用テレビカメラ15で撮影され
た電極パツド7bの像とプローブ撮影用テレビカ
メラ16で撮影されたプローブ11の像を一対一
に重なり合せた時の両者の実離隔距離は、チツプ
撮影用テレビカメラ15とプローブ撮影用テレビ
カメラ16との離隔距離と同じである。従つてプ
ローブ11の像と電極パツド7bの像を合致させ
た時のチヤツクトツプ6の位置を基点とし、プロ
ーブ撮影用テレビカメラ16の方向へ上記離隔距
離分チヤツクトツプ6を平行移動すると、電極パ
ツド7bはプローブ11と一対一に対向する位置
に置かれる。チヤツクトツプ6を上昇させて、プ
ローブ11と電極パツド7bとを接合させた後、
半導体素子7aの特性試験を行なうものである。
これらモニタテレビ19の映像による相対的な姿
勢調整完了時のチヤツクトツプ6の位置、および
チツプ撮影用テレビカメラ15とプローブ撮影用
テレビカメラ16間の距離の記憶とチヤツクトツ
プ6の移動制御はすべて制御部14によつて行な
われる。従つて半導体ウエハ7上に多数形成され
た半導体素子7aの1つに関する電極パツド7b
の像とプローブ11の像とを合致させる相対的な
位置合せが完了した後、この半導体ウエハ7上の
半導体素子7a群のX―Y方向の配列位置と、上
記相対位置と対向位置の距離とを記憶させた制御
部14の制御のもとに個々の半導体素子7aの電
極パツド7bとプローブ11との対向位置合せは
順番に行なわれ、その都度チヤツクトツプ6が上
方に動き接合も自動的に行なうことができるの
で、半導体ウエハ7に形成された全ての半導体素
子7aの試験を自動的に行なえるものである。ま
た、前記相対的な姿勢調整完了時のチヤツクトツ
プ6の位置を記憶した制御部14の制御のもと
に、同じロツトの2枚目以後の半導体ウエハ7に
関してもチヤツクトツプ6上に載置して制御部1
4を作動させるだけで自動的に電極パツド7bと
プローブ11との対向位置合せと接合が行なわれ
るものである。
First, as in the conventional example, the first semiconductor wafer 7 to be subjected to a characteristic test is placed on the chuck top 6 and is fixed to the chuck top 6 under the control of the control section 14, and is placed in a predetermined direction. After the placement angle is adjusted, it is moved from the placement position to directly below the probe card 10. Next, the chip top 6 is moved to an adjustment position directly below the chip photographing television camera 15, and at this position, the image of the semiconductor element 7a photographed by the chip photographing television camera 15 and the probe photographed by the probe photographing television camera 16 are displayed. A relative posture adjustment is performed by observing a monitor television 19 on which images of the contact portion side of 11 are displayed in a superimposed manner. At this time, the semiconductor element 7a and the probe 11 are each focused and photographed, so a clear image is displayed on the monitor television 19. Since only the joint surface with the pad 7b is displayed on the monitor television 19, it is convenient for relative posture adjustment. This posture adjustment is performed by moving the chuck top 6 to the first and second positions.
Move it on the guide rails 2 and 4 in the X-Y direction,
The position is adjusted so that the image of the electrode pad 7b overlaps the image of the probe 11. Next, if there is an angular deviation of the image of the probe 11 with respect to the image of the electrode pad 7b set in the determined direction,
Probe card 1 by angle adjustment knob 12
0 to align the angle of the image of the probe 11 with the image of the electrode pad 7b. To correct the deviation in the X-Y direction between the image of the probe 11 and the image of the electrode pad 7b caused by adjusting the angle of the probe card 10, the image of the electrode pad 7b is superimposed on the image of the probe 11 by adjusting the chuck top 6 again. Adjust the position accordingly. The adjustment of the chuck top 6 in the X-Y direction and the angle adjustment of the probe card 10 are repeated until the image of each electrode pad 7b and the image of each probe 11 overlap one-on-one as shown in FIG. In this way, when the image of the electrode pad 7b photographed by the television camera 15 for chip photography and the image of the probe 11 photographed by the television camera 16 for probe photography are superimposed one-on-one, the actual separation distance between the two is: This is the same distance as the separation distance between the chip photographing television camera 15 and the probe photographing television camera 16. Therefore, when the position of the chuck top 6 when the image of the probe 11 and the image of the electrode pad 7b are aligned is used as a reference point, and the chuck top 6 is moved in parallel by the above-mentioned separation distance in the direction of the TV camera 16 for photographing the probe, the electrode pad 7b is It is placed in a position facing the probe 11 one-on-one. After raising the chuck top 6 and joining the probe 11 and the electrode pad 7b,
This is to perform a characteristic test of the semiconductor element 7a.
The position of the chuck top 6 when the relative posture adjustment is completed based on the images of the monitor television 19, the storage of the distance between the chip photographing television camera 15 and the probe photographing television camera 16, and the movement control of the chuck top 6 are all controlled by the control section 14. It is carried out by. Therefore, the electrode pad 7b related to one of the many semiconductor elements 7a formed on the semiconductor wafer 7
After the relative alignment of matching the image of the probe 11 with the image of the probe 11 is completed, the arrangement position of the semiconductor elements 7a group on the semiconductor wafer 7 in the XY direction and the distance between the above relative position and the opposing position are determined. Under the control of the control section 14 which has stored the above, the electrode pads 7b of the individual semiconductor elements 7a and the probes 11 are aligned in order, and the chuck top 6 moves upward each time to automatically perform the bonding. Therefore, all the semiconductor elements 7a formed on the semiconductor wafer 7 can be tested automatically. Further, under the control of the control unit 14 which stores the position of the chuck top 6 at the time when the relative attitude adjustment is completed, the second and subsequent semiconductor wafers 7 of the same lot are also placed on the chuck top 6 and controlled. Part 1
4, the electrode pad 7b and the probe 11 are automatically aligned and bonded to each other.

なお、上記実施例において、電極パツド7bと
プローブ11との相対的な姿勢調整の前にプロー
ブ撮影用テレビカメラ16で映されたプローブ1
1の像をモニタ用クロスライン18の像と角度を
合わせることにより、もともとこのモニタ用クロ
スライン18と平行となるように載置角度の修正
が行なわれた半導体ウエハ7上の半導体素子7a
との平行関係が最初に設定されることとなり、電
極パツド7bの像とプローブ11の像の重ね合せ
はチヤツクトツプ6のX―Y方向移動のみの簡単
な操作で済むものである。また上記実施例ではプ
ローブ11の接触部側と対向した位置に直接プロ
ーブ撮影用テレビカメラ16が設けられた半導体
試験装置を用いたが、上記対向位置に反射鏡を設
け、この反射鏡に映つたプローブ11の像を間接
的に撮影するプローブ撮影用テレビカメラ16が
設けられた半導体試験装置でも同様の効果が得ら
れるものである。
In the above embodiment, before adjusting the relative posture between the electrode pad 7b and the probe 11, the probe 1 captured by the probe photographing television camera 16 is
By aligning the image of No. 1 with the image of the monitor cross line 18, the semiconductor element 7a on the semiconductor wafer 7 whose mounting angle was originally corrected so that it was parallel to the monitor cross line 18.
The parallel relationship between the electrode pad 7b and the probe 11 is first set, and the superposition of the image of the electrode pad 7b and the image of the probe 11 can be accomplished by a simple operation of moving the chuck top 6 in the XY direction. Further, in the above embodiment, a semiconductor test device was used in which a TV camera 16 for directly photographing the probe was provided at a position opposite to the contact portion side of the probe 11, but a reflecting mirror was provided at the opposing position, and the A similar effect can be obtained in a semiconductor testing apparatus equipped with a probe photographing television camera 16 that indirectly photographs an image of the probe 11.

この発明は、以上述べた様に半導体ウエハとプ
ローブを互いにずれた調整位置に置き、この調整
位置において半導体ウエハ上に形成された電極パ
ツドとプローブの接触部側をそれぞれ別々に撮影
し、この各々の像を同一画面上に重ねて表示し
て、電極パツドとプローブの像を一致させる相対
的な姿勢調整を行なつた後に、半導体ウエハとプ
ローブを対向位置に置き、電極パツドとプローブ
とを接合させる方法をとつたので、対向した位置
で姿勢調整を行なうことが不可能となる多数の電
極パツドを有した半導体ウエハと、これに対応し
た多数の探針との姿勢調整が簡単に行なえるとい
う効果が得られるものである。
As described above, the present invention places the semiconductor wafer and the probe at adjusted positions shifted from each other, and separately photographs the electrode pads formed on the semiconductor wafer and the contact portion side of the probe at this adjusted position. After displaying the images of the electrode pads and probes overlappingly on the same screen and adjusting their relative postures to match the images of the electrode pads and probes, the semiconductor wafer and the probes are placed in opposing positions, and the electrode pads and probes are bonded. This method makes it possible to easily adjust the posture of a semiconductor wafer, which has a large number of electrode pads, which would otherwise be impossible to adjust, and a corresponding number of probes. It is effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体試験装置の概略図、第2
図は第1図における顕微鏡観察図、第3図はこの
発明の一実施例に用いられる半導体試験装置の概
略図、第4図は第3図のテレビモニタ映像図であ
る。 図において、7は半導体ウエハ、7bは電極パ
ツド、10はプローブカード、11はプローブ、
15はチツプ撮影用テレビカメラ、16はプロー
ブ撮影用テレビカメラ、19はモニタテレビであ
る。なお、各図中同一符号は同一、又は相当部分
を示す。
Figure 1 is a schematic diagram of a conventional semiconductor test equipment;
3 is a schematic diagram of a semiconductor testing device used in an embodiment of the present invention, and FIG. 4 is a television monitor image diagram of FIG. 3. In the figure, 7 is a semiconductor wafer, 7b is an electrode pad, 10 is a probe card, 11 is a probe,
15 is a television camera for chip photography, 16 is a television camera for probe photography, and 19 is a monitor television. Note that the same reference numerals in each figure indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】 1 一主面に多数の電極を有する半導体ウエハ
と、上記電極に対応する複数の探針を有する測定
具とを接合する方法において、 上記半導体ウエハと測定具とを対向位置から互
いにずれた調整位置に位置せしめ、 該各調整位置にて、上記半導体ウエハの電極を
第1のテレビカメラで撮影するとともに、上記各
探針の先端側からその接触部を第2のテレビカメ
ラで撮影し、 上記各映像を共通の画面上に重ねて表示しなが
ら上記半導体ウエハと測定具の相対的な姿勢調整
を行うことを特徴とする半導体ウエハの試験方
法。
[Claims] 1. A method for bonding a semiconductor wafer having a large number of electrodes on one main surface and a measuring tool having a plurality of probes corresponding to the electrodes, wherein the semiconductor wafer and the measuring tool are placed in opposing positions. and at each adjustment position, the electrodes of the semiconductor wafer are photographed with a first television camera, and the contact portions are photographed with a second television camera from the tip side of each of the probes. A method for testing a semiconductor wafer, comprising: adjusting the relative posture of the semiconductor wafer and the measuring tool while displaying each of the images on a common screen in an overlapping manner.
JP12868182A 1982-07-20 1982-07-20 Testing method for semiconductor wafer Granted JPS5917260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12868182A JPS5917260A (en) 1982-07-20 1982-07-20 Testing method for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12868182A JPS5917260A (en) 1982-07-20 1982-07-20 Testing method for semiconductor wafer

Publications (2)

Publication Number Publication Date
JPS5917260A JPS5917260A (en) 1984-01-28
JPS6231825B2 true JPS6231825B2 (en) 1987-07-10

Family

ID=14990799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12868182A Granted JPS5917260A (en) 1982-07-20 1982-07-20 Testing method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JPS5917260A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680717B2 (en) * 1984-04-09 1994-10-12 株式会社日立製作所 Inspection equipment
JPS622250U (en) * 1985-06-20 1987-01-08
JP2636857B2 (en) * 1987-11-04 1997-07-30 東京エレクトロン株式会社 Probe device and probe device for liquid crystal panel
JPH0719825B2 (en) * 1989-08-30 1995-03-06 山形日本電気株式会社 Probing equipment
JP4740405B2 (en) 2000-11-09 2011-08-03 東京エレクトロン株式会社 Alignment method and program recording medium
JP4908138B2 (en) * 2005-12-09 2012-04-04 ルネサスエレクトロニクス株式会社 Probe inspection device
JP5154917B2 (en) * 2006-12-27 2013-02-27 カスケード・マイクロテク・ドレスデン・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Apparatus and method for acquiring a multi-plane image by focusing with a probing apparatus
CN113053765A (en) * 2021-03-08 2021-06-29 常州雷射激光设备有限公司 Detection equipment for semiconductor diode chip

Also Published As

Publication number Publication date
JPS5917260A (en) 1984-01-28

Similar Documents

Publication Publication Date Title
US6917698B2 (en) Method for aligning two objects, method for detecting superimposing state of two objects, and apparatus for aligning two objects
KR100248569B1 (en) Probe system
KR100260116B1 (en) Probing device setting a probe card parallel
US6963208B2 (en) Probe device, probe card channel information creation program, and probe card information creation device
US7589544B2 (en) Probe test apparatus
US5194948A (en) Article alignment method and apparatus
US6605951B1 (en) Interconnector and method of connecting probes to a die for functional analysis
US7719297B2 (en) Probe apparatus and method for measuring electrical characteristics of chips and storage medium therefor
US5416592A (en) Probe apparatus for measuring electrical characteristics of objects
TWI384569B (en) Probe tip to device pad alignment in obscured view probing applications
JPH07297242A (en) Probe method and the device
JPS6231825B2 (en)
JP2986142B2 (en) Probe method
JP3173676B2 (en) Probe device
JP2010204122A (en) Method of processing information about probe card, and method of testing energization inspecting object using processed information
JP2002057196A (en) Method and device for probe
JP3202577B2 (en) Probe method
JPH067561B2 (en) Positioning method for semiconductor wafer chips
JP2001255274A (en) Visual inspection support equipment for industrial products
JPH08327658A (en) Board inspection equipment
US20040103726A1 (en) Bond test systems with offset shear tool
JPH04312939A (en) Probe device
JP3103959B2 (en) Probe device
JP2018129320A (en) Probe tip inspection apparatus
JP2004022871A (en) Manipulator type probe equipment and method for positioning probes pin thereof