[go: up one dir, main page]

JPS62296222A - Coordinate input device - Google Patents

Coordinate input device

Info

Publication number
JPS62296222A
JPS62296222A JP61139257A JP13925786A JPS62296222A JP S62296222 A JPS62296222 A JP S62296222A JP 61139257 A JP61139257 A JP 61139257A JP 13925786 A JP13925786 A JP 13925786A JP S62296222 A JPS62296222 A JP S62296222A
Authority
JP
Japan
Prior art keywords
transistor
voltage
resistance
resistor
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61139257A
Other languages
Japanese (ja)
Inventor
Toshiro Bando
坂東 俊郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP61139257A priority Critical patent/JPS62296222A/en
Publication of JPS62296222A publication Critical patent/JPS62296222A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Or Original Feeding In Electrophotography (AREA)

Abstract

PURPOSE:To execute the reading of coordinates with a simple constitution and a high accuracy by reading the coordinates based upon respective terminal voltages at the time of contacting a pair of resistance bodies. CONSTITUTION:When an output port PA1 of a micro-computer 11 is made into an L level, transistors 17 and 18 are turned on and a voltage Vcc is applied to a resistance body 9a of a tablet 1. At this time, since a transistor 20 is OFF state since the output of an inverter 14 is at an H level, and a transistor 21 is OFF state since the output of an inverter 22 is at an L level. Consequently, a resistance body 9b is grounded through a resistance 23, the collector of the transistor 20 is at '0' potential, and therefore, an A/D input terminal ANphi is at '0' volt. At this time, when resistance bodies 9a and 9b are brought into contact, a voltage Vx which makes the collector of the transistor 18 negative and a contacting point P positive is generated, the voltage Vx is proportional to the distance in the X direction of the resistance body 9a and therefore, X coordinates can be detected from the voltage value.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔技術分野〕 本発明は座標入力装置に係り、特に2つの抵抗体の接触
位置から座標位置を検出する構成の座標入力装置に関す
る。
3. Detailed Description of the Invention [Technical Field] The present invention relates to a coordinate input device, and particularly to a coordinate input device configured to detect a coordinate position from a contact position of two resistors.

〔従来技術〕[Prior art]

従来より、パソコン用のタブレット、CRT面での入力
装置、CAD用デジタイザ、操作パネル、ワープロ用手
書入力装置あるいは電子黒板等にあっては、設定した座
標領域内の座標位置を特定するため、座標入力装置が用
いられている。
Conventionally, in PC tablets, CRT screen input devices, CAD digitizers, operation panels, handwriting input devices for word processors, electronic blackboards, etc., in order to specify the coordinate position within a set coordinate area, A coordinate input device is used.

この種装置として、例えば、磁気方式と抵抗方式がある
。磁気方式は、細幅の金属箔を所定間隔に格子状に相互
に絶縁させて配設し、各金属箔に所定の電流が流される
。この通電状態にある格子内のいずれかに検出コイルが
先端部に設けられた入力ペンを位置させると、その位置
に応じた磁界を検出コイルが検出する。この検出量をコ
ンピュータによって計算することにより、座標位置を知
ることができる。
This type of device includes, for example, a magnetic type and a resistive type. In the magnetic method, narrow metal foils are arranged in a grid pattern at predetermined intervals and insulated from each other, and a predetermined current is passed through each metal foil. When an input pen having a detection coil at its tip is positioned anywhere within this energized grid, the detection coil detects a magnetic field corresponding to that position. By calculating this detected amount using a computer, the coordinate position can be determined.

また、抵抗方式は、フレキシブルな2枚の抵抗板を近接
させて重ね合せ、一枚の抵抗板を検出用ペンの先端で圧
接して他方の抵抗板に接触させ、接触位置における抵抗
1直を検出して座標位置を検出するものである。
In addition, the resistance method involves stacking two flexible resistance plates close together, pressing one resistance plate with the tip of a detection pen to contact the other resistance plate, and measuring one resistance at the contact position. This is to detect the coordinate position.

しかし、従来の座標入力装置においては、検出部及び回
路が複雑化し、コストアップを招く不都合がある。さら
に、抵抗方式にあっては、読み取り速度が遅くなる。
However, in the conventional coordinate input device, the detecting section and the circuit are complicated, resulting in an increase in cost. Furthermore, in the resistance method, the reading speed is slow.

〔目的〕〔the purpose〕

本発明は、上記に鑑みてなされたもので、簡単な構成に
よって座標位置を読み取れるようにした座標入力装置の
提供を目的とする。
The present invention has been made in view of the above, and an object of the present invention is to provide a coordinate input device that can read coordinate positions with a simple configuration.

〔構成〕〔composition〕

以下、本発明の一実施例を図面に基づいて説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図及び第2図は本発明の実施例を示す回路図及び外
観図である。
1 and 2 are a circuit diagram and an external view showing an embodiment of the present invention.

タブレット1は、第2図に示すように、複写における原
稿の消去部分を指定するための座標入力板2、座標位置
を設定するための入力ペン3、座標入力にともなう各種
の条件を指定する入カキ−4及びホストコンピュータに
接続される接続ケーブル5を備えて構成される。尚、6
はペン立てである。
As shown in FIG. 2, the tablet 1 includes a coordinate input board 2 for specifying the portion of the document to be erased during copying, an input pen 3 for setting the coordinate position, and an input for specifying various conditions associated with inputting coordinates. It is configured to include a connection cable 5 connected to a keyboard 4 and a host computer. In addition, 6
is a pen holder.

第3図はタブレット1の内部構成を示す。ポリエステル
フィルム等のペース7a、7bの内面に一様に抵抗層8
a、8bを形成して抵抗体9a。
FIG. 3 shows the internal configuration of the tablet 1. A resistance layer 8 is uniformly formed on the inner surface of the pastes 7a and 7b made of polyester film, etc.
a and 8b to form a resistor 9a.

9bが構成される。抵抗体9a、9bの間には、ゴム等
のエジストマによるドツト状のスペーサ10が所定間隔
に設けられている。したがって、入力ペン3によって入
力したい部分の抵抗体9aの表面を押下すると、抵抗層
8aと8bが第4図のように接触する。抵抗体9a及び
9bの端部には端子が設けられ、接触点と端子間の抵抗
値は、接触点の位置によって異なる債となる。この抵抗
値を後述する回路によって処理することにより、座標位
置を知ることができる。
9b is configured. Dot-shaped spacers 10 made of an elastomer such as rubber are provided at predetermined intervals between the resistors 9a and 9b. Therefore, when the input pen 3 is pressed down on the surface of the resistor 9a at the part desired to be input, the resistive layers 8a and 8b come into contact as shown in FIG. Terminals are provided at the ends of the resistors 9a and 9b, and the resistance value between the contact point and the terminal varies depending on the position of the contact point. By processing this resistance value by a circuit described later, the coordinate position can be determined.

第1図に示すように、抵抗体9a、9bにはマイクロコ
ンピュータ1)によって選択的に電圧が印加すれる。マ
イクロコンピュータ1)のボートFAIには、インバー
タ12,13.14及び15が並列接続される。インバ
ータ12には更にインバータ16が接続され、このイン
バータ12によってオン・オフ動作をするトランジスタ
17が抵抗体9aの右端に接続されている。さらに、イ
ンバータ13にはトランジスタ18のベースが接続され
、該トランジスタ18によって抵抗体9aの左端がアー
スに対し普通又は非導通にされる。マイクロコンピュー
タ1)のA/D入力端子ANIには、トランジスタ18
のコレクタ及び抵抗19が接続されている。
As shown in FIG. 1, a voltage is selectively applied to resistors 9a and 9b by a microcomputer 1). Inverters 12, 13, 14, and 15 are connected in parallel to the boat FAI of the microcomputer 1). An inverter 16 is further connected to the inverter 12, and a transistor 17, which is turned on and off by the inverter 12, is connected to the right end of the resistor 9a. Furthermore, the base of a transistor 18 is connected to the inverter 13, and the transistor 18 makes the left end of the resistor 9a normal or non-conductive with respect to ground. A transistor 18 is connected to the A/D input terminal ANI of the microcomputer 1).
The collector of and the resistor 19 are connected.

抵抗体9bの上端にはトランジスタ20が接続され、イ
ンバータ14の出力信号によって抵抗体9bに対する電
圧VCeの印加が制御される。また、抵抗体9bの下端
にはトランジスタ21が接続され、インバータ15に接
続されたインバータ22の出力信号によって制御される
。抵抗体9bの下端には、マイクロコンピュータ1)の
A/D入力端子ANφ及び抵抗23が接続されている。
A transistor 20 is connected to the upper end of the resistor 9b, and application of voltage VCe to the resistor 9b is controlled by an output signal of an inverter 14. Further, a transistor 21 is connected to the lower end of the resistor 9b, and is controlled by an output signal of an inverter 22 connected to the inverter 15. The A/D input terminal ANφ of the microcomputer 1) and the resistor 23 are connected to the lower end of the resistor 9b.

また、入力ボートPAφとアース間には、入力ペン3を
操作する際にオン動作するペンスイッチ24が接続され
、オフ時には、抵抗25を介して′電圧VCCが印加さ
れる。
Further, a pen switch 24 that is turned on when the input pen 3 is operated is connected between the input port PAφ and the ground, and a voltage VCC is applied through a resistor 25 when the pen switch 24 is turned off.

次に、以上の構成ておける座標位置検出について、第6
図及び第7図を参照して説明する。
Next, regarding coordinate position detection in the above configuration, the sixth
This will be explained with reference to FIG.

第2図に示すタブレット1の座標入力板2に原稿を原点
(例えば、左下隅)に突き当ててセットし、入力ベン3
によって所望の入カキ−4を押下する。次に、原稿上の
2点の座標を入力ベン3によって指定する。例えば、「
トリミング」の入カキ−を押下したのち、入力ペン3で
P+(X+ 、 7+ )。
Set the original on the coordinate input plate 2 of the tablet 1 shown in FIG.
Press the desired input key 4. Next, the coordinates of two points on the document are specified using the input bezel 3. for example,"
After pressing the input key for "Trimming", press P+ (X+, 7+) with input pen 3.

Pt (X! 、 yt )を指定すると、p、とP、
で囲まれた部分以外の画像(2g5図の斜線部分)を消
去することができる。
When Pt (X!, yt) is specified, p and P,
It is possible to erase the image other than the area surrounded by (the shaded area in Figure 2g5).

今、マイクロコンピュータ1)の出カポ−)FAIを1
Lルベルにすると、トランジスタ17及び18がオンし
、タブレット1の抵抗体9aKt圧VCCが印加される
。このとき、トランジスタ20はインバータ14の出力
がt Haレベルであるためにオフ状態にあり、トラン
ジスタ21はインバータ22の出力が1Lルベルのため
VCオフ状、牝にある。したがって、抵抗体9bは抵抗
23を介して接地されると共に、トランジスタ20のコ
レクタが0電位であるために、A/D入力端子ANφは
Oボルトである。
Now, the output of the microcomputer 1) FAI is 1
When the level is set to L, transistors 17 and 18 are turned on, and Kt pressure VCC is applied to the resistor 9a of the tablet 1. At this time, the transistor 20 is in an off state because the output of the inverter 14 is at the t Ha level, and the transistor 21 is in the VC off state, female, because the output of the inverter 22 is 1L level. Therefore, the resistor 9b is grounded via the resistor 23, and since the collector of the transistor 20 is at 0 potential, the A/D input terminal ANφ is at O volts.

この状態下において、抵抗体9aと9bが接触すると、
第6図に示すように、トランジスタ18のコレクタを負
、接触点Pを正とする電圧Vxが生じる。この電圧Vx
は、抵抗体9aのX方向の距離に比例するため、この電
圧値からX座標を検出することができる。
Under this condition, when the resistors 9a and 9b come into contact,
As shown in FIG. 6, a voltage Vx is generated which makes the collector of the transistor 18 negative and the contact point P positive. This voltage Vx
is proportional to the distance of the resistor 9a in the X direction, so the X coordinate can be detected from this voltage value.

一方、マイクロコンピュータ1)の出力ボートFAIを
1Hルベルにすると、トランジスタ17及び18がオフ
になり、トランジスタ20及び21がオンになる。この
状態において、抵抗体9aと9bが接触すると、タブレ
ット1には第7図に示す回路が形成され、抵抗体9bに
対する接触点Pに生じる電圧vyが入力端子ANIに印
加される。
On the other hand, when the output port FAI of the microcomputer 1) is set to 1H level, transistors 17 and 18 are turned off and transistors 20 and 21 are turned on. In this state, when the resistors 9a and 9b come into contact, the circuit shown in FIG. 7 is formed in the tablet 1, and the voltage vy generated at the contact point P with respect to the resistor 9b is applied to the input terminal ANI.

この電圧Vyは抵抗体9bのY方向の距離に比例し、従
って電圧■7からX座標を検出することができる。
This voltage Vy is proportional to the distance of the resistor 9b in the Y direction, so the X coordinate can be detected from the voltage 7.

尚、第6図及び第7図から明らかなように、接触点Pに
生じる電圧は、抵抗体9aまたは9bを抵抗分圧する形
で生じるため、この電圧が外部の回路によって影響を受
けないように、抵抗19及び23の値を十分に大きくす
る必要がある(例えば、抵抗体9a、9bの各々に対し
ioo倍以上)。
As is clear from FIGS. 6 and 7, the voltage generated at the contact point P is generated by dividing the resistor 9a or 9b, so care must be taken to ensure that this voltage is not affected by external circuits. , it is necessary to make the values of the resistors 19 and 23 sufficiently large (eg, ioo times or more for each of the resistors 9a and 9b).

尚、座標位置入力に対し、抵抗体7aの押下が同時に枚
数ケ所でなされると、座標を正確に読み取ることができ
ない。そこで、入力ペン3の先端にスイッチ24を設け
、このスイッチ24がオンのとeKのみ入力端子ANφ
すたはANIに対する電圧を有効としている。
Note that if the resistor 7a is pressed at several locations at the same time in response to coordinate position input, the coordinates cannot be read accurately. Therefore, a switch 24 is provided at the tip of the input pen 3, and when this switch 24 is on, only the input terminal ANφ
The star is validating the voltage to ANI.

マイクロコンピュータ1)に例えば日本電気■製の78
1)Gを用いた場合、内蔵するA/Dコンバータが8ピ
ツトの分解能を持つため、タブレットの寸法がA3(4
20ガX 297 *ri )であれば、X@は1.6
4fl(420/28)、Y軸は1、・l 6tg(2
97728)の分?lf ur=で読み取ることができ
る。
For example, the microcomputer 1) is a 78 manufactured by NEC Corporation.
1) When using G, the built-in A/D converter has a resolution of 8 pits, so the tablet size is A3 (4
20ga x 297 *ri), then X@ is 1.6
4fl (420/28), Y axis is 1, ・l 6tg (2
97728)? It can be read with lf ur=.

次K、マイクロコンピュータ1)による処理を第8図の
タイムチャート、第9図及び第1O図のフローチャート
に基づいて説明する。
Next, the processing by the microcomputer 1) will be explained based on the time chart of FIG. 8 and the flowcharts of FIG. 9 and FIG. 1O.

第8図に示すように、A/D変換時間(例えば、57.
6u3)より十分に長い時間(例えば、数m8)K設定
したインターバルタイマを走らせておき、インターバル
タイマの割込み毎にPAIの出力レベルを反転させる。
As shown in FIG. 8, the A/D conversion time (for example, 57.
An interval timer set to K is run for a sufficiently longer time than 6u3) (for example, several m8), and the output level of PAI is inverted every time the interval timer interrupts.

FAI出力が1LルベルのときにANφのX座標を読込
み、’ H’レベルのときにANIのX座標を読込みが
行なわ才する。読込まれた情報はマイクロコンピュータ
1)内のバッファにストアする。
The X coordinate of ANφ is read when the FAI output is 1L level, and the X coordinate of ANI is read when the FAI output is at 'H' level. The read information is stored in a buffer within the microcomputer 1).

第9図はメインルーチンのフローチャートを示す。PA
φを入力に設定し、FAIをX、Y切換用の出力に設定
(ステップ91)し、マイクロコンピュータ1)が内蔵
するタイマをスタート(ステップ92)させる。ついで
、A/D変換結果をストアするRAMをクリア(ステッ
プ93)し、A/Dコンバータをセレクトモード(AN
φ及びANIをソフトウェアで選択するモード)に設定
する。(ステップ94)。次に、PAφのレベルを判定
(ステップ95)し、PAφがOであればチャタリング
時間の経過後(ソフトタイマ96)再度PAφをチェッ
ク(ステップ97)する。再び0であることが確認され
た場合、VALiD(スイッチ24がON)フラグをセ
ット(ステップ98)し、+ 1)であればステップ9
5へ戻る。
FIG. 9 shows a flowchart of the main routine. P.A.
φ is set as an input, FAI is set as an output for switching between X and Y (step 91), and a timer built in the microcomputer 1) is started (step 92). Next, the RAM that stores the A/D conversion results is cleared (step 93), and the A/D converter is placed in select mode (AN
φ and ANI (software selection mode). (Step 94). Next, the level of PAφ is determined (step 95), and if PAφ is O, PAφ is checked again after the chattering time has elapsed (soft timer 96) (step 97). If it is confirmed to be 0 again, set the VALiD (switch 24 is ON) flag (step 98), and if +1), step 9
Return to 5.

ステップ9Bによる処理のうち、複写機制御ルーチンを
処理し、その後ステップ95へ戻る。
Among the processes in step 9B, the copying machine control routine is processed, and then the process returns to step 95.

ステップ92によるタイマ設定スタートの後、設定時1
′tJJ毎にタイマの割込みを、第10図のフローチャ
ー)K従って発生させる。
After starting the timer setting in step 92, at the time of setting 1
A timer interrupt is generated every 'tJJ according to the flowchart in FIG. 10).

101 )、図示せぬA/D変換結果レジスタにセーブ
されているA/D変換データの平均値を演算(ステップ
1o2)l、、VALiDフラグをセットする(ステッ
プ103)。ついで、PALが10′であれば(ステッ
プ104)座標データなXバッファ忙ストア(ステップ
105)L、′″1’であればYバッファにストア(ス
テップ1o6)する。
101), Calculate the average value of the A/D conversion data saved in an A/D conversion result register (not shown) (step 1o2), and set the VALiD flag (step 103). Next, if PAL is 10' (step 104), the coordinate data is stored in the X buffer (step 105), and if it is ``1'', it is stored in the Y buffer (step 1o6).

次に、PA1出力を反転(ステップ107)l、、ソル
ベルカ’ 0 ’であハばA/DコンバータノANφチ
ャンネルを選択(ステップ109)t、、レベルが′ 
1 ′であればANIチャンネルを1)択(ステップ1
to)t、、A/D変換をスタートさせる。割込みが受
は付けられると自動的K 、1flJ込み禁止となった
のち割込みが許可(ステップ1)1)されたのち、メイ
ンルーチンに戻される。
Next, invert the PA1 output (step 107), select the ANφ channel of the A/D converter in Solverker '0' (step 109), and set the level to '0'.
1), select ANI channel 1) (step 1)
to) t,, Start A/D conversion. When the interrupt is accepted, the interrupt is automatically disabled, the interrupt is enabled (step 1), and the process returns to the main routine.

〔効果〕〔effect〕

以上説明した通り、本発明によれば、簡単な混成によっ
て層像の読取りを高請度に行なうことができる。
As explained above, according to the present invention, layer images can be read with high reliability through simple mixing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図は本発
明の実施例を示す外観1、第3図は本発明におけるタブ
レット1を示す断面図、第4図はタブレット1の操作状
態を示す断面図、第5図は第2図に示すタブレットの座
標領域設定説明図、第6図及び第7図は入力ペン使用時
の抵抗体接続鋭、明図、第8図は本発明におけるタイマ
割込みのタイムチャート、第9図及び第10図は本発明
の処理例を示すメインルーチン及びタイマ割込み処理を
示すフローチャートである。 1・・・・・・タブレット、2・・・・・・座標入力板
、3・・・・・・入力ペン、7a、71)・・・・・・
ペース、8a、8b・・・・・・抵抗層、c+a 、 
91)・・・・・・抵抗体、10・・・・・・スベ−?
、1)・・・・・・マイクロコンピュータ、17,18
20.21・・・・・・トランジスタ、24・・・・・
・ペンスイッチ。 第1図 第20 く 第3図 第4図    第5図 第6図 第 7 図 VCC ■ 第8図
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is an external appearance 1 showing an embodiment of the invention, Fig. 3 is a sectional view showing a tablet 1 according to the invention, and Fig. 4 is a diagram of the tablet 1. 5 is an explanatory diagram of the coordinate area setting of the tablet shown in FIG. 2, FIGS. 6 and 7 are a clear diagram of the resistor connection when using the input pen, and FIG. 9 and 10 are flowcharts showing a main routine and timer interrupt processing as an example of processing according to the invention. 1... Tablet, 2... Coordinate input board, 3... Input pen, 7a, 71)...
Pace, 8a, 8b... Resistance layer, c+a,
91)... Resistor, 10... Sube?
,1)...Microcomputer, 17,18
20.21...Transistor, 24...
・Pen switch. Figure 1 Figure 20 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 VCC ■ Figure 8

Claims (1)

【特許請求の範囲】[Claims] (1)任意の位置で接触可能なように対面配設される1
対のシート状の抵抗体と、該1対の抵抗体の一方に通電
させ、他方を開放にする状態を交互に形成する電圧印加
手段とを備え、前記1対の抵抗体の接触時における各々
の端子電圧に基づいて座標を読みとることを特徴とする
座標入力装置。
(1) 1 that is arranged face-to-face so that it can be contacted at any position
comprising a pair of sheet-like resistors, and a voltage applying means for alternately forming a state in which one of the pair of resistors is energized and the other is open, and each of the resistors when the pair of resistors is in contact A coordinate input device characterized by reading coordinates based on terminal voltage of.
JP61139257A 1986-06-17 1986-06-17 Coordinate input device Pending JPS62296222A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61139257A JPS62296222A (en) 1986-06-17 1986-06-17 Coordinate input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61139257A JPS62296222A (en) 1986-06-17 1986-06-17 Coordinate input device

Publications (1)

Publication Number Publication Date
JPS62296222A true JPS62296222A (en) 1987-12-23

Family

ID=15241082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61139257A Pending JPS62296222A (en) 1986-06-17 1986-06-17 Coordinate input device

Country Status (1)

Country Link
JP (1) JPS62296222A (en)

Similar Documents

Publication Publication Date Title
GB2139762A (en) An input device and a method of inputting data to a computer system
JP2599019B2 (en) Pen input device
EP0121387B1 (en) System for sensing spatial coordinates
JPH06309087A (en) Method and device for coordinate detection of pressure sensitive resistance type tablet
JPH05150902A (en) Position reader unified with display device
US5568409A (en) Tablet with system power saving features including reactivation by pen contact after inactive period
JPH05143226A (en) Pressure-sensitive coordinate input device
JPH0442686B2 (en)
JPH06149463A (en) Coordinate input device
US5909382A (en) Tablet with system power saving features including reactivation by pencontact after inactive period
JPS62296222A (en) Coordinate input device
JP3351080B2 (en) Analog touch switch
JP2584535B2 (en) Touch panel input method
JPH06309086A (en) Method and device for coordinate detection of pressure sensitive resistance type tablet
JP2739001B2 (en) Touch panel type input device
JP2512936B2 (en) Matrix switch / sense device
JPS6353630A (en) Coordinates input device
JPH09330167A (en) Pointing input device
JP3004837B2 (en) Tablet input device
JPS61294534A (en) Touch panel input device
JPS62296223A (en) Coordinate input device
KR19990049089A (en) How to detect position of touch panel
JPH10254607A (en) Control method for input panel
JPS59127181A (en) Coordinate input device
JP2507768B2 (en) Position input device